Одноразрядный десятичный сумматорвычитатель

ОПИСАНИЕИЗОБРЕТЕНИЯИ АВТОИЗОМУ СВИДИТИДЬСТВУ Союз Советских Социалистинеских Республик(22) Заявлено 13,0677 (21) 2495414/18-24с присоединением заявки йо(23 Приоритет -Опубликовано 23.02,81,Бюллетень Й 9 7 р)м3 6 06 Г, 7/50 Государственный комитет СССР по делам изобретений и откРытий(088.8) Дата опубликования описания 250281(71) заявитель Изобретение относится к вычислительной технике и предназначено для арифметического суммирования-вычитания двоично-десятичных кодов чисел.Известен десятичный одноразрядный сумматор, содержащий двоичный сумматор для получения нескорректированной суммы, а также корректирующий двоичный сумматор и схему обра-зования переноса 1 .Недостатком такого сумматора является то, что в нем невозможно производить прямое вычитание. Для.воэможности получения результата вычитания необходимо дополнительное пре" 15 образование одного нз операндов в дополнительный код, что снижает быстродействие устройства.Наиболее близким по техническОй сущности к предлагаемому являетая 20 одноразрядный десятичный сумматорвычитатель, содержащий двоичный сумматор-вычитатель для получения не.- скорректированного значения суммы или разности .блок коррекции, в качестве.которого используется двоичный сумматор, блок Формирования переноса, управляющие шины й логические элементы, служащие для управле- .ния коррекцией 21 . 30 Недостатком такого сумматора. является сравнительно большое количе-.ство оборудования, используемое, вчастности, для построения блока коррекции.Цель изобретения - уменьшение количества оборудования.Поставленная цель достигается тем, что одноразрядный десятичный сумматор-вычитатель, содержан,ий четырех- разрядный сумматор-вычитатель, блок формирования десятичного переноса и блок коррекции, причем инФормационные входы двоичного сумматора.-вычитателя подключены к входам первого ивторого операндов, переноса и заема десятичного сумматора-вычитателя, управляющие входы двоичного сумматора-вычитателя и блока Формирования десятичного переноса подключены к управляющим шинам сложения и вычитания, выход первого разряда двоичного сумматора-вычитателя подключен к первому разряду выхода суммы десятичного сумматора-вычитателя, второй,.третий и четвертый разряды выхода суммы десятичного сумматора-вычитателя подключены к первому, второму и третьему выходам блока. коррек" ции соответственно, входы блока Аор(54) ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОР-ВЫЧИТАТЕЛЬт У ии чисел може ода на выход итателя 7,на его выхо рушение кодавозникновении При сложен иметь мест двоичного например, де числа б наблюдаетс нарушениеумматора-ври полученлее "9". Нтакже при мирования десятичного переноса. соеинены с выходом переноса двоичного сумматора-вычитателя и выходами его второго, третьего и четвертого разрядов, а выход подключен к выходу переноса десятичного сумматора, первый, второй, третий и четвертый входы блока коррекции подключены к выходам второго, третьего, четвертого разрядов двоичного сумматора-вычитателя и выходу переноса двоичного сумматора-вычитателя, при этом блок кор, рекции содержит первый полусумматор и одноразрядный двоичный сумматор, первый вход первого полусумматора подключен к первому входу блока коррекции, второй вход которого подклю чен к первому входу одноразрядного двоичного сумматора, второй вход которого подключен к выходу переноса полусумматора, выход суммы которого подключен к первому выходу блока кор- Щ рекции, второй выход которого подключен к входу суммы одноразрядного двоичного сувежатора, пятый и шестой входы блока коррекции подключены к выходам заема и инверсии заема из четвер 25 того разряда двоичного сумматора-,вычитателя, а первый и второй управляющие входы - к шинам сложения и вычитания соответственно, выход заема из четвертого разряда двоичного сумматора-вычитателя подключен к выходу заема десятичного сумматора, при этом блок коррекции содержит второй полу- сумматор, два элемента И-ИЛИ-НЕ и элемент ИЛИ, входы второго полусумматора подключены к третьему входу блока З 5 коррекции и выходу переноса одноразрядного сумматора блока коррекции, входы первой группы входов первого элемента И-ИЛИ-НЕ подключены к третьему и шестому входам блока коррекции, входы второй группы входов первого элемента И-ИЛИ-НЕ подключены к третьему и пятому входам блока коррекции и выходу переноса одноразрядного сумматора, первая группа входов второго элемента И-ИЛИ-РЕ подключена к выходу инверсии суммы второго полусумматора и первому управляющему входу блока коррекции, вторая груп-. па входов второго элемента И-ИЛИ-НЕ подключена к выходу первого элемента И-ИЛИ-,НЕ к второму управляющему входу блока коррекции, входы элемента ИЛИ блока коррекции соединены с четвертым и пятым входами первого полусумматора блока коррекции, выход 55 второго элемента И-ИЛИ-НЕ подключен к третьему выходу блока коррекции,На чертеже.ноказана функциональная схема одноразрядного десятичного сумматора-вычитателя. 60Входы первого и второго операндов 1 и 2 и входы переноса. 3 и заема 4 десятичного сумматора-вычитателя подключены к информационным входам, а управляющие шины 5 и б - к управляющим входам двоичного сумматора-вычитателя 7, выполненного на четырех одноразрядных сумматораХ-вычитателях 8-11. Входы блока. 12 ормирования десятичного переноса, выполненного на элементе И-ИЛИ, соЕдинены с выходом переноса сумматора-вычитателя 7 и с выходами трех его старших разрядов. Влок 13 коррекци содержит полу- сумматор 14, элемент ЛИ 15, одноразрядный сумматор 16, э емент И-ИЛИ-НЕ . 17, полусумматор 18 и элемент,К-ИЛИНЕ 19. Выход заема двЬичного сумматора-вычитателя 7 соединен с выходом заема 20, а выход бло а 12 Аормирования десятичного перен са с выходом переноса 21 десятично о сумматоравычитателя.Выходы первого, вт рого, третьего и четвертого разрядов суммы 22-25 десятичного сумматора вычитателя соединены соответственно е выходом младшего аз я а воичного с ато а-выр р умм рчитателя 7, полусуммаора 14, одноразрядного сумматора 16 элементаИ-ИЛИ-НЕ 19 (выходы и усумматора 14,одноразрядного суммат ра 16 и элемента И-ИЛИ-БЕ 19 образу т соответственно первый, второй и третий выходыблока 13 коррекции),Сумматор-вычитател работает следующим образом.Два числа в параллельном коде 8-4-2-1 поступают на ходы 1 и 2, а сигналы переноса и за ма на входы 3 и 4. При выполнении с ожения на управляющей шине 5 устанавливается уровень "1", а при вы олнении вычиания уровень "1" уст навливается на правляющей шине б.Результат двоичного сумматора-вычитателя 7, полученны на выходах одноразрядных сумматоро -вычитателей 8-11 подается на вход блока Аормирования десятичного переноса 12 и блока 13 коррекции, значение суммы одноразрядного сумматора-ычитателя 8 поступает непосредственно на выход 22 десятичного сумматоравычитателя. ии и вычитато е сигнала заема или переноса из одноразрядного сумматора-выч тателя 11. Вовсех этих случаях нар ения кода навыходе двоичного сумщтора-вычитателя 7 устраняются с.помощью блока 13коррекции. Например, ри выполненииоперациисложения в этом случае блоком 12 Формирования десятичного переноса вырабатывается коц 0110 б),Который прибавляется блоком коррекции к значению кода двоичного сумматора-вычитателя 7. Есл выполняетсяоперация вычитания и имеется сигналзаема из одноразрядного сумматоравычитателя 11, то блоком 13 коррекции в этом случае прибавляется к полученной разности код 1010(10), Если нет нарушения кода на выходе двоичного сумматора-вычитателя 7, то блок 13 коррекции во всех случаях к значению кода двоичного сумматора-вычитателя 7 прибавляет код 0000(0). Результат вычисления выдается на выходах 22-25.Путем простых соединений входных и выходных цепей заема и переноса можно строить многоразрядные десятичние сумматоры-вычитатели.Основнйм отличием предлагаемого десятичного сумматора-вычитателя от известного является иное построение старшего разряда блока 13 коррекции 15 (на полусумматоре 18 и двух элементах И-ИЛИ-НЕ 17 и 19), что приводит к некоторой экономии оборудования.Формула изобретенияОдноразрядный десятичный сумматорвычитатель, содержащий четырехразрядный сумматор-вычитатель, блок формирования десятичного переноса и блоккоррекции, причем инАормрционные входы двоичного сумматора-вычитателя подключены к входам первого и второго операндов, переноса и заема десятичного сумматора-вычитателя, управ" . ляющие входы двоичного сумматоравычитателя и блока формирОвания десятичного переноса подключены к управляющим шинам сложения и вычитания, выход первого разряда двоичного сумматора-вычитателя подключен к пер- З 5 вому разряду выхода. суммы десятичного сумматора-вычитателя, второй, третий и четвертый разряда выхода суммы десятичного сумматора-вычитателя подключены к первому, второму и третьему выходам блока коррекции соответственно, входы блока Аормирования десятичного переноса соединены с вы" ходом переноса двоичного сумматоравычитателя и выходами его второго, третьего и четвертого разрядов, а выход подключен к выходу переноса де" сятичного сумматора, первый, второй третий и четвертый входы блока коррекции подключены к выходам второго, третьего, четвертого разрядов двоичного сумматора-вычитателя и выходу переноса двоичного сумматора-вычитателя, при этом блок коррекции содержит первМй полусумматор и одноразрядный двоичный сумматор, первый вход первого полусумматора подключен к первому входу блокакоррекции, второй вход которого подклю ген к первому входу одноразрядногодвоичного сумматора, второй вход которого подключен к выходу переносаполусумматора, выход суюаю которогоподключен к первому выходу блока кор:рекции, второй выход которого подключен к входу суммы одноразрядногодвоичного сумматора, о т л и ч а ю -щ и Й с я тем, что, с целью уменьшения количества оборудования, пятыйи шестой входы блока коррекции подключены к выходам заема и инверсиизаема из четвертого разряда .двоичного сумматора-вычитателя, а первый ивторой управляющие входы - к шинамсложения и вычитания соответственно,выход заема из четвертого разрядадвоичною сумматора-вычитателя подключен к выходу заема десятичногосумматбра, при этом блок коррекциисодержит второй полусумматор, дваэлемента И-ИЛИ-НЕ и элемент ИЛИ, входы второго полусумматора подключенык третьему входу блока коррекции ивыходу переноса одноразрядного сумматора блока коррекции, входы первой группы входов первого элементаИ -ИЛИ-НЕ подключены к третьему ишестому входам блока коррекции, входы второй группы входов первого элемента И-ИЛИ-НЕ подключены к третьемуи пятому входам блока коррекции ивыходу переноса одноразрядного сум-матора, первая группа входов второгоэлемента И-ИЛИ-ЯЕ подключена к выходу инверсии суммы второго полусумиатора и первому управляющему входублока коррекции, вторая группа входов второго элемента И-ИЛИ-НЕ подключена к выходу перэою элемента И-ИЛИНЕ и второму управляющему входу блока коррекции, входы элемента ИЛИблока коррекции соединены с четвертыми пятым входами первого полусумматора блока коррекции, выход второгоэлемента И-ИЛИ-НЕ подключен к третьему выходу блока коррекции.Источники информации,принятые во внимание при экспертизе1. Карцев М. А. Арифметика цифровых машин. И., "Наука", 1968, с. 168170, рис. 2-162. Авторское свидетельство СССРпо заявке М 2159947/18-24,кл. 0 06 Г 7/50, 1975 (прототип),807275 Составитель В. Березкин Техред С. Мигунова Корре Тираж 756 ВНИИПИ Государствказ 292/7 Фили Редактор Л. Белоусо Подписно ого комитета СС