Четырехфазный десятичный счетчик

Союз Советскик Соцкалистнчески к РеспубликОП ИКАНИЕ ИЗОБРЕТЕНИЯ 1790342 К АВТОУСКОМУ СВИДВТИЛЬСЯУ(61) Дополнительное к авт. свмд-ву(22) Заявлено 18. 12. 78 (21) 2697300/18-21с присоединением заявкм еео(53)М. КлЗ Н 03 К 21/06 Государственный комитет СССР по делам изобретений и открытий72) Автор изобретения Б.Л.Останков Специальное конструкторское бюро пишущих машинИзобретение относится к автоматике и вычислительной технике иможет быть использовано для реализации технических средств в этихобластях.Известен четырехфазный десятичный счетчик, содержащий два многоустойчивых элемента памяти и коммутирующий Д-триггер 1 ),Недостатком этого устройстваявляется затраты большого числалогических элементов для построениявторого элемента памяти, элементовперезаписи состояния из одного элемента памяти в другой и на построение Д-триггера,Известен четырехФазный десятичный счетчик, содержащий десять элементов И-НЕ, входную шину и десятьпар элементов И-НЕ, выходы с первого по десятый элементов И-НЕ соединены соответственно с первымивходами с пятого по десятый и спервого по четвертый элементов И-НЕи соединены соответственно со вторыми входами с седьмого по десятыйи с первого по шестой элементовИ-НЕ, в каждой паре элементов И-НЕвыход первого элемента И-НЕ соединен с первым входом второго эле 2мента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ,вторые входы первых элементовИ-НЕ каждой пары элементов И-НЕ,начи ная с первой, соединены соответственнос выходами десятого и с первогопо девятый элементов И-НЕ, вторыевходы вторых элементов И-ЧЕ каждойпары, начиная с первой, соединены 10 соответственно с третьими входамис третьего по десятый и с первогопо второй элементов И-НЕ и соединены соответственно с выходами вторыхэлементов И-НЕ с седьмой по десятую 15 и с первой по шестую пар элементовИ-НЕ, третьи входы вторых элементов И-НЕ которых соединены со входной шиной, выходы с первого по десягый элементов И-НЕ соединены соответственно с четвертыми входами с шестого по десятый и первого по пятый элементов И-НЕ, выход второгоэлемента И-НЕ каждой пары элементовИ-НЕ, начиная с первой, соединены 25 соответственно с пятыми входами сшестого по десятый и с первого попятый элементов И-НЕ 121.Недостатком этого устройства является большое число входов в элеЗо ментах И-НЕ собственно элемента памяти (5 10 = 50 входов), что ведет к снижению надежности устройства в целом.Цель изобретения - повышение надежности.Пля достижения поставленной целичетырехфазный десятичный счетчик, содержащий десять элементов И-НЕ, входную шину и десять пар элементов И-НЕ, выходы с первого по десятый элементов И-НЕ соединены соответственно с первыми входами с пятого по 19 десятый и с первого по четвертый элементов И-НЕ и соединены соответственно со вторыми входами с седьмого по десятый и с первого по шестой элементов И-НЕ, в каждой паре 1 элементов И-НЕ выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, вторые входы первых рр элементов И-НЕ каждой пары элементов И-НЕ, начиная с первой, соединены соответственно с выходами десятого и с первого по девятый элементов И-НЕ, вторые входы вторых элементов И-НЕ каждой пары, начиная с первой, соединены соответственно с третьими входами с третьего по десятый и с первого по второй элементов И-НЕ и соединены соответственно с выходами вторых элементов И-НЕ с седьмой ЗО по десятую и с первой по шестую пар элементов И - НЕ, третьи входы вторых элементов И-НЕ которых соединены со входной шиной, выходы вторых элементов И-НЕ каждой пары, начиная 35 с первой, соединены соответственно с третьими входами первых элементов И-НЕ с восьмой по десятую и с первой по седьмую пар элементов И-НЕ.На чертеже представлена электрическая схема четырехфазного десятичного счетчика.Четырехфазный десятичный счетчик содержит элементы 1-30 И-НЕ и входную шину 31.Выходы элементов 21-30 И-НЕ 45 соединены соответственно с первыми входами элементов 25-30 и 21-24 И-НЕ и соединены соответственно,со .вторыми входами элементов 27-30 и 21-26 И-НЕ, выходы элементов 11- 50 20 И-НЕ соединены соответственно с первыми входами элементов 1-10 И-НЕ, выходы которых соединены соответ-. ственно с первыми входами элементов 11-20 И-НЕ,вторые входы элементов 35 11-20 И-НЕ соединены соответственно с выходами элементов 30 и 21-29 И-НЕ, вторые входы элементов 1-10 И-НЕ соединены соответственно с третьими входами элементов 23-30 и 21,22 И-НЕ, и соединены срответственно с выходами элементов 7-10 и 1-6 И-НЕ, третьи входы элементов 1-10 И-НЕ соединены со входной шиной 31, выходы элементов 1-10 И-НЕ соединены соответствЕнно с65 третьими входами элементов 18-20 и1-17 И-НЕ.Элементы 21-30 И-НЕ образуют собственно десятичный элемент памяти,а пары элементов 1,11; 2,12;10,20 И-НЕ - установочные триггеры,Матрица состояний элемента памяти приведена в табл. 1.Устройство работает следующимобразом.В качестве исходного состояниярассмотрим то состояние, когда нашине 31 состояние логического нуля,а элемент памяти находится в первомсостоянии. Тогда на выходах элементов 1-10 И-НЕ будут единичные логические сигналы, Из элементов 11-20И-НЕ только на выходах элементов12-15 И-НЕ будут единичные логические сигналы, а на выходах остальных нулевой логический сигнал, врезультате чего по приходу единичного логического сигнала на шину31 на выходах элементов 2-5 И-НЕсформируется нулевой логическийсигнал. Нулевой логический сигналс выхода элемента 5 И-НЕ поступитна вход элемента 21 И-НЕ, в .результате чего на выходе последнего установится состояние логической единицы, которая поступит на входы элементов 25 и 27 И НЕ,Но на одном из входов элемента27 И-НЕ есть нулевой логический сигнал с выхода элемента 23 И-НЕ, а навсех входах элементов 25 И-НЕ толькоединичный логический сигнал, следовательно, на его выходе станет нулевой логический сигнал и код элемента памяти станет соответствовать второй строке табл. 1, Несмотря на то,что нулевой логический сигнал свыхода элемента 25 И-НЕ поступает навход элемента 16 И-НЕ, на выходе элемента 6 И-НЕ не сформйруется состояние логического нуля в этом тактесчета, так как на один из входовэлемента 6 И-НЕ поступает нулевойлогический сигнал с выхода элемента2 И-НЕ,Причем состояние логическогонуля на выходе элемента 2 И-НЕ будет во все время действия первогоимпульса счета, так как на выходеэлемента 12 И-НЕ сохранится логичес.кая единица, хотя на выходе элемента 21 И-НЕ логический ноль сменитсяна логическую единицу .Более того,если логическая единица на выходе21 появится слишком скоро (из-заразбросов параметров элементов И-НЕ)то нулевой сигнал на входе элемента12 с выхода элемента 5 исключит такназываемые гонки в устройстве.Последовательность Формированиясигналов на выходах элементов 1-20И-НЕ в соответствии с последовательностью состояний табл,1 приведена втабл. 2. Причем, в табл. 2 приведены значения сигналов выходов элемен790342 Т а б л и ц а 1 9 состояний Выходы элементов И-НЕ1 1Г321 22 23 24 25 26 27 28 29 30 0 0 1 0 0 0 0 . О 0 10 тов И-НЕ как при отсутствии импульса на шине 31, (когда логический ноль на этой шине), так и при наличии этого импульса,Как только первый импульс счета окончится, на шине 31 станет логический ноль, то элемент памяти останется во втором состоянии (код второй строки табл. 1), а эначения выходов элементов 1-20 И-НЕ будут соответст. вовать третьей строке табл,2 (состояние 2, на шине 31 - логический ноль) .По пРиходу следующего импульса на шину 31 схема работает аналогичным обраэом. 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 . 0 1 0 1 1790342 Формула изобретения ПИ Заказ 9076/68 ж 995 Подписное ППП Патент,од, ул, Проектная, и Четырехфазный десятичный счетчик, содержаций десять элементов И-НЕ, входную шину и десять пар элементов . И-НЕ, выходы с первого по десятый элементов И-НЕ соединены соответственно с первыми входами с пятого по десятый и с первого по четвертый элементов И-НЕ и соединены соответственно со вторыми входами с сецъмого по десятый и с первого по шестой элементов И-НЕ, в каждой паре элементов И-НЕ выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, вторые входы первых элементов И-НЕ каждой пары элементов И-НЕ, начичая с первой, соединены соответственно с выходами десятого и с первого по девятый элементов И-НЕ, вторые входы вторых элементов И-НЕ каждой пары, начиная, с первой, соединены соответственно с третьими входами с третьего по десятый и с первого по второй элементов И-НЕ и соединены соответственно с выходами вторых элементов И-НЕ с седьмой по десятую и с первой по шестую пар элементов И-НЕ, третьи входы вторых элементов Й-НЕ которых соединены со входной шиной, о т л и ч а ю щ и и с я тем, что, с целью повышения надежности, выходы вторых элементов И-НЕ каждой пары, начиная с первой, соединены соответ ственно с третьими входами первыхэлементов И-НЕ с восьмой по десятую и с первой по седьмую пар элементов И - НЕ. Источники информации,принятые во внимание при экспертизе1. Букреев И.Н, и др. Микроэлектронные схемы цифровых устройств,М.,Сов. радио, 1975, с. 231, рис,5,62. 2, Букреев И,Н. и др. Микроэлектронные схемы цифровых устройств.М.,