Постоянное запоминающее устройство

Номер патента: 834768

Авторы: Виткин, Вълков, Городний, Корнейчук

ZIP архив

Текст

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 230377 (21) 2465672/18-24 (51)Щ Кл З 6 11 С 17/00 с присоединением заявки йо(23) Приоритет Государственный комитет СССР по делам изобретений и открытий). ,-,Киевский ордена Ленина политехнический инстйтутим. 50-летия Великой Октябрьской социалистической революции.Изобретение относится к вычислительной технике и может найти применение в цифровых вычислительныхмашинах и приборах четвертого поко 5ления,Известно постоянное запоминающееустройство, содержащее числовые блоки с большим числом элементов связилибо с большим числом прошитых сердечников 1,Однако данное устройство характеризуется низкой надежностью, большойпотребляемой мощностью, большой неравномерностью нагрузки на адресныешины.15Наиболее близким техническим решением к предлагаемому являетсяустройство, содержащее дешифраторадреса, выходы которого соединенысо входами запоминающих элементовнакопителя и блока управления, выходызапоминающих элементов накопителяподключены к входам шифратора, сумматор по модулю два, к первому входукоторого подключен выход шифратора,а ко второму - выход блока управления 21.Недостатками известного устройстваявляются большое число элементов связи, используемых прн реализации устройства, большая разрядность числового блока, низкая надежность и технологичность устройства.Цель изобретения - уменьшение потребляемой мощности и повьааение надежности устройства.Поставленная цель достигается тем, что в постоянное запоминающее устройство, содержащее регистр адреса, подключенный через дешифратор адреса к накопителю, блок местного управления и сумматор по модулю два, введены дополнительный накопитель, первый и второй выходные регистры слова и две группы элементов ИЛИ, причем одни из выходов элементов ИЛИ первой группы соединены с одними выходами дополнительного накопителя, другие выходы котброго подключеиы к входам блока местного управления, входы дополнительного накопителя соединены с соответствующими выхо" дами дешифратора адреса, одни из выходов блока местного управления соединены с управляющими входами регистра адреса, а другие - с управляющими входами первого и второго выходных регистров слова, входы первого выходного регистра слова соединены с выходами основного накопителячерез элементы ИЛИ второй группы, а входы второго выходного регистра слова соединены с выходами основного накопителя непосредственно, выходы выходных регистров слова соединены с входами сумматоров по модулю два, выход которого подключен к одному из входов элементов ИЛИ второй группы.1На чертеже представлена блок-схема постоянного запоминающего устройства.10устройство содержит две группы 1 и 2 элементов ИЛИ, регистр 3 адреса, дешифратор 4 адреса, накопитель 5, дополнительный накопитель б, регйстры 7 и 8 выходного слова, сумматоры 9 по модулю два, блок 10 местного управления.В запоминающем устройстве записываемая исходная информация предварительно обрабатывается с целью уменьшения числа единиц по следую-. 20 щему алгоритму. Выбирается набор корректирующих кодов той же разрядности, как и записываемых в ПЗУ чисел. При этом для конкретного кода Записываемого в ПЗУ числа выбирает ся из набора корректирующих кодов такой код , который после суммирования по модулю два с кодом исходного числа давал бы код с минимальным количеством единиц. Преобразованный код числа записывается в накопителе 5, но при считывании необходимо путем суммирования по модулю два считанного кода (преобразованного кода числа) с использованным корректирующим кодом восстановить исходный код числа. Выбор числа и значений корректирующих кодов может быть различным.На практике при изготовлении матрицы накопителя возникают дефекты, 40 которые могут быть типа генератор 0 или генератор 1. Введем условное понятие нулевой отказ, который имеет место при одинаковых направлениях возникшей неисправности и за писываемой информации (т.е. имеется дефект типа генератор и нужно записать 0 или имеется дефект типа генератор 1 и нужно записать 1), и единйчный отказ при разных 50 направлениях неисправности и записываемого бита информации.Нулевые дефекты не оказывают влияние на правильность записи информации, а для маскировки единичных дефектов (т.е. для исправления единичных отказов) значения разрядов, в которых есть единичныеф отказы, необходимо проинвертировать (суммировать по модулю два с единицей) .В устройстве есть возможность 60 инвертировать часть разрядов записываемых чисел при помощи суммирования по модулю два с корректирующими кодами и таким образом маскировать влияние единичных отказов. При 65 этом необходимо учитывать, что в значениях разрядов, в местах записикоторых есть нулевые отказы,инвертирование не производится, а,при наличии единичных отказовзначения разрядов необходимо инвертировать. Если предположить, что в ячейках, где записываются корректирующие коды, нет отказов, то, используя выбранные корректирующие коды, можно маскировать отказы, возникшие для записи исходных кодов чисел, значения которых не равны корректирующим кодам. В этом случае для восстановления исходного числа (а) поступают следующим образом. При обращении по адресу числа а из накопителя 5 считывается преобразованный код этого числа, а из накопителя б-адрес соответствующего корректирующего кода. После второго обращения к основному накопителю считывается. корректирующий код И производится суммирование по модулю два. Если же обращение производится по адресу корректирующего кода (т.е, корректирующий код является кодом исходной информации), то из накопителя 5 сразу считывается требуемый код, так как корректирующие коды не преобразуются. В этом случае для общности в дополнительномнакопителе по адресу корректирующего кода записан фиктивный (несуществующий) адрес либо адрес ячейки, в которой записано число, равное нулю. Таким образом, при обращении по адресам корректирующих кодов необходимо дважды обращаться к накопителю 5, так как это приводит к упрощению блока управления, хотя второе обращение не нужно. Именно так организуется работа в устройстве, когда нет отказов в накопителе 5 и когда есть отказы в тех ячейках, в которых не записываются корректирующие коды. Однако и в ячейкЪх, где записываются корректирующие коды, также могут возникнуть отказы. В этом случае можно поступить следующим образом.В ячейке корректирующего кода (к), в которой есть отказы, записывается такой код (с), который после суммирования по модулю два с одним из преобразованных кодов исходной информации или с одним из корректирующих кодов давал бы требуемый корректирующий код. Например, если необходимо записать корректирующий код 1010101 и в местах записи первого (2 О) и второго (2 ) разрядов этого числа есть соответственно нулевой и единичный отказы, то в ячейках есть код ааааа 11, где символом а обозначены исправные разряды ячейКи, в которых можно записать либо 0, либо 1. Выбирается код (Ь), являющийся либо преобразованным кодс)с - 10101101В зависимости от кода (Ь), выбор которого осуществляется исходя иэ значений в данном случае его младших разрядов, определяется .код (с). При обращении по адресу из накопителя 5 считывается код (с), а из накопителя б считывается адресный код ячейки, где записан код (Ь). После считывания кода (Ь) производится суммирование по модулю два считанных кодов, т.е, производится двукратное обращение к накопителю 5.В случае обращения к ячейке, где записан код числа (Й), для преобразования которого использован корректирующий код (к) и в месте записи которого есть отказы, считывание информации производится следующим образом, Одновременно со считыванием преобразованного кода (д") числа считывается адрес корректирующего кода (к). Однако в основном накопителе по адресу корректирующего кода (к) записан код (с). Одновременно со считыванием кода (с) из накопителя 5 иэ накопителя б считывается адресный код числа (Ъ). После считывания (Ь) производится суммирование по модулю два(а)9(с) +(Ь) =(а)я С(с)З(Ь) =(к)Таким образом, при наличии отказов в ячейках корректирующих кодов число обращений к накопителю 5 переменное (либо два, либо три). Поэтому в схему данного устройства необходимо ввести либо сигнальные триггеры, либо в накопителе б дополнительный разряд, указывающий число обращений к накопителю 5. В устройство вводятся дополнительные разряды, при этом если значение дополнительного разряда равно нулю, то выполняются два обращения к накопителю 5, а если единице, то выполняются три обращения.Когда необходимо одно обращение к накопителю 5, тогда не требуется ячейки в накопителе б, так как не нужен адрес для вторичного обращения к накопителю 5. Следовательно, когда Требуется одно обращение к накоиителю 5, можно не использовать фиктивные адреса. И тогда число ячеек накопителя б меньше числа ячеек накопителя 5Есть возможность при наличии отказов в ячейках записи корректирующих кодов дважды обращаться к накопителю 5 в отличие от рассмотренного ранее, когда применяется трехкратное обращение к накопителю 5. Для этого корректирующий код (к) помещается в ячейку, в которой нет отказов ли- бо есть отказы, не оказывающиеЬО и на выходе накопителя 5 образуетсякод (й). По сигналу Запись ссоответствующего выхода блока 10местного управления через элементы ИЛИ второй группы код (й) записывается в регистр 7. По сигналу Счивлияния, т.е. они являются нулевыми, где должен записываться код(Ь) числа .(Ь). При обращении в накопитель 5 по адресу ячейки, в которойдолжен быть записан преобразованныйкод (Ь), считывается корректирующийкод (к), одновременно из накопителя6 считывается адресный код ячейки,в которой записан такой код (с),что сумма по модулю два кода (с) икорректирующего кода (к) дала бычисло (Ь), В ячейку, в которую должен быть записан корректирующий код(к) и в которой есть отказы, записывается такой код (Й), что послесуммирования его по модулю два с одним из преобразованных кодов исходной информации или с одним из корректирующих кодов, должен получитьсятребуемый корректирующий код (к).Выгодность такой перестановки 20 очевидна, если используемый корректирующий код (к) применяется длянескольких чисел исходной информации. Если необходимо двукратноеобращение в накопитель 5, то устрой ство работает следующим образом,На входы элементов ИЛИ первой группы поступает код адреса, требуемыйдля считывания числа. Пусть это будет код (а). По сигналу Записьс одного из выходов блока 10 местного управления этот код записываетсяв регистр 3 адреса. По сигналуСчитывание с другого выходаблока 10 местного управления код (а)подается на входы дешифратора 4,возбуждается один из его выходов,и из накопителя 5 считывается преобразованный код (Ь), который посигналу Запись с соответствующего выхода блока 10 местного уп равления записывается в регистр 8.Одновременно возбуждается еще одиниз выходов дешифратора 4, и из накопителя б считывается код адресакорректирующего кода, использованно го для преобразования числа (с).Это код (Й), Старший разряд этогокода является дополнительным, онсвязан с блоком 10 местного управления и указывает на количество обращений к накопителю 5. В данном случае.значение дополнительного разрядаравно О, следовательно, число обра щений к накопителю равно 2. По сигналу Запись с одного из выходовблока 10 местного управления в регистр 3 адреса записывается код (Й).По сигналу Считываниеф с другоговыхода блока 10 местного управлениякод (Й) подается на вход дешифратора4, возбуждается один из его выходов, 83476815 20 25 30 формула изобретения 35 40 45 50 55 ЬО Ь 5 тывание с выходов блока 10 местного управления коды, записанные врегистрах 7 и 8, подаются на сумматоры 9 по модулю два, где происходит суммирование и подача результата через элементы ИЛИ второй группы на регистр 7. В регистре 7 будет,записан код (Ь)Ю(1)=с, т.е, необходимое число,При трехкратном обращении к накопителю 5 устройство работает следующим образом.При записи через элементы ИЛИпервой группы н регистр 3 адресакода (а) с последующей подачей егочерез дешифратор 4 на входы накопителей 5 и б происходит считываниеиз накопителя 5 соответствующегокода (Ь) и запись его н регистр 8,а из накопителя.б - считывание адресного кода (с).Единица в дополнительном разрядеуказывает на то, что число обращений к накопителю 5 равно 3. Для этого из накопителя б и блок 10 местного управления подается соответствую.щий сигнал. По адресу (с) произнодится вторичное обращение к накопителю 5 и считывание кода (Г) с последующей записью его через элементы ИЛИвторой группы в регистр 7. А из накопителей б происходит считываниеадресного кода (р) для обращенияк накопителю 5. По сигналу Считывание, подаваемому с выходов блока10 местного управления соответственно на регистры 7 и 8, происходит подача кодов (Г) и (Ь) на сумматоры 9по модулю два, их суммиронание иприем результата (э) через элементыИЛИ 2 второй группы н регистр 7,По сигналу Считывание с одногоиз выходов блока 10 местного управления через дешифратор 4 происходитсчитывание из накопителя 5 кода (а)и подача его по сигналу Записьс другого выхода блока 10 местногоуправления соответственно на регистр8. По сигналу РСчитывание, подаваемому с ныходов блока 10 местногоуправления соответственно на регистры 7 и 8, происходит подача кодов(н) и (в) на сумматоры 9 по модулюдва. Результат суммирования (в) через элементы ИЛИ второй группы записывается в регистр 7.Пусть в накопителе 5 записаныкорректирующие коды, причем н ячейках для их записи, как было принято,нет отказов, тогда при обращениив накопитель 5 по одному из этихадресов из накопителя. считываетсякод 00000. Нуль в дополнительномразряде указывает, что число обращений к накопителю 5 равно 2.Адресный код (00000) записывается в регистр 3 адреса, затем черездешифратор 4 происходит считываниепо данному адресу соответствующего кода, однако кода с таким адресомв накопителе 5 нет, поэтому при подаче сигнала Считывание на регистры 7 и 8 на сумматор подаются лишьзначения разрядов регистра 8, кудапосле первого обращения к накопителю 5 был записан соотнетстнующийкорректирующий код. С выходов сумматора 9 по модулю два корректирую)щий код записывается через элементы щ ИЛИ второй группы в регистр 7,Для записи одной и той же информации н предлагаемом устройстне требуется емкость памяти2 и ) + и +в в в в - раз )при Н 2) или в(2- ) +1) И+п 2- раз(при Я 2 )мензмеи+кчем в известном,что является несомненным преимуществом предлагаемого устройства,где п - разрядность И чисел; к - разрядность числа н дополнительном накопителе. Предлагаемое устройство по сравнению с известным при незначительном увеличении аппаратурных затрат имеет более высокую надежность, кроме того, оно защищено от дефектов матрицы и имеет сравнительно небольшую потребляемую мощность. Постоянное запоминающее устройство,содержащее регистр адреса,подключенный через дешифратор адреса к накопителю, блок местного управленияи сумматор по модулю два, о т л ич а ю щ е е с я тем, что, с цельюуменьшения потребляемой мощностии повышения надежности устройства,в него введены дополнительный накопитель, первый и второй выходные регистры слова и две группы элементовИЛИ, причем один из выходов элементов ИЛИ первой группы соединены содними выходами дополнительного накопителя,другие выходы которого подключены к входам блока местного управления, входы дополнительного накопителя соединены с соответствующими выходами дешифратора адреса,одни из выходов блока местного управления соединены с управляющимивходами регистра адреса, а другие -с управляющими входами первого ивторого выходных регистров слова,входы первого выходного регистраслова соединены с ныходами основного накопителя через элементы ИЛИвторой группы, а входы второго выходного регистра слова соединены с вытходами основного накопителя непосредственно, выходы выходных регистров слова соединены с входами сумЮо 834768 маторов по модулю два, выход которо.го подключен к одному из входовэлементов ИЛИ второй группы.Источники информации,принятые во внимание при экспертизе Составитель Техред Ж.Ка Тираж 645 ПодписВНИИПИ Государственного комитета СССРпо делам изобретений, и открытий3035, Москва, Ж, Раушская наб., д. 4/5 о ПП Патент, г. Ужгород, ул, Проектная, 4 Фили Редактор А. Лежнина,Заказ 4110(79 1. Авторское. свидетельство СССРМ 418960, кл. С 11 С 1700, 1972.2. Авторское свидетельство СССРУ 376808, кл. Б 11 С 17/00, 1971

Смотреть

Заявка

2465672, 23.03.1977

КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙИНСТИТУТ ИМ. 50-ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬ-СКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

ВЪЛКОВ КРАСИМИР ГЕОРГИЕВ, ГОРОДНИЙ АЛЕКСАНДР ВАСИЛЬЕВИЧ, КОРНЕЙЧУК ВИКТОР ИВАНОВИЧ, ВИТКИН ЛЕОНИД МОИСЕЕВИЧ

МПК / Метки

МПК: G11C 17/00

Метки: запоминающее, постоянное

Опубликовано: 30.05.1981

Код ссылки

<a href="https://patents.su/5-834768-postoyannoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Постоянное запоминающее устройство</a>

Похожие патенты