Устройство для преобразования кодов с одного языка на другие

аей УДАРСТВЕННЫЙ КОМИТЕТИЗОБРЕТЕНИЯМ И ОТНРЫТИЯГКНТ СССР НИЕ ИЭО КОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯКОДОВ С ОДНОГО ЯЗЫКА НА ДРУГИЕ(57) Изобретение относится к вычислительной технике и может быть использовано при создании быстродействующиоперационных систем обработки информации в системах с диалоговым режимоработы, отладки и выполнения программ в аппаратных преобразователях1453416 г Вьиад,рректор С.Шекмар КИТ ССС Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,Составитель 3, КуленкамтРедактор И, Тупица Техред Л,Олийнык Заказ 7286/46 Тираж 667ВНИ 11 ПИ Государственного комитета по изобрет113035, Москва, Ж, Раушс Подписноениям и открытиямая наб д. 4/51453416 ков высокого уровня, а также в устройствах с адаптивной распределеннойобработкой информации повышенной достоверности, Цель изобретения - увели.чение быстродействия и расширениеФункциональных возможностей эа счет,введения адаптивной распределеннойобработки информации, Адаптивная распределенная обработка информации дляпреобразования кодов с одного языкана другие обеспечивается наличиемспециальной аппаратно-программнойоперационной системы, которая координирует взаимодействие всех.узловустройства, для чего введены специальные прямые и обратные информационные связи между узлами устройства.,Изобретение относится к вычислительной технике и может быть использовано при создании быстродействующих операционных систем обработки информации в системах с диалоговым режимом работы, отладки и выполне.ния программ в аппаратных преобразователях (эмуляторах, интерпретаторах и т,п,) при непосредственной 10 реализации языков высокого уровня, а также в устройствах с адаптивной распределенной обработкой информации повышенной достоверности.Цель изобретения - увеличение быстродействия и расширение функциональных возможностей за счет введения адаптивной распределенной обработки информации.На Фиг. 1 и 2 приведены Функцио нальные схемы устройства и блока модификации адреса соответственно,", на Фиг, 3 - временные диаграммы работы устройства; на Фиг, 4 - пример преобразования спова входного языка высокого уровня в последовательность слов выходного языка объектных кодов; на фиг. 5-7 - структурные схемы алгоритма преобразования (коды выходных слов показаны в ЗО шестнадцатиричной Форме) .Устройство содержит (фиг. 1) блок 1 памяти, блоки 2-2 памяти, регистр 3 адреса, блок 4 синхрони" и соответствующее аппаратное обеспечение эффективности введенных связей,Устройство содержит блок 1 памяти,регистр 3 адреса, блок 4 синхронизации, мультиплексор 5 адреса, блок 6модификации адреса и М узлов 20 преобразования кодов промежуточного языка в выходной, Я регистров 16 выдачи.Кроме того, узел преобразования кодов промежуточного языка в выходнойсодержит мультиплексор 19 адреса,регистр 13 адреса, блок 2 памяти,блок 21 модификации адреса, Элемент11 задержки, блок модификации адреса содержит поразрядный сумматор помодулю два и регистр. 2 з.п.ф-лы,7 иле зации, мультиплексор 5 адреса, блок 6 модификации адреса, триггер 7, генератор 8 тактовых импульсов, элементы 9, 10, 11, - 11 задержки, информационный вход 12, регистры 13,-13 адреса, вход 14 условий преобразования входного языка, выходы 15,-15, регистры 16, -16 выдачи, вход 17 пуска, вход 18 сброса, мультиплексоры 19 -19 адреса, узлы 20, -20 преобразования кодов промежуточного языка в выходной, блоки 2 1, -21 модификации адреса, входы 22,-22 условий преобразования промежуточного языка.Блоки 6 и 21 -2 1 содержат (фиг.2) регистр 23 и поразрядный сумматор 24 по модулю два.Регистр 3 адреса. предназначен для временной записи адреса очередного слова промежуточного языка и информации о состоянии узлов 20 преобра-зования кодов с промежуточного языка в выходнойРегистр 3 адреса разбит на зоны (Фиг. 1): К, - зона адреса очередного слова промежуточног о языка; К 2,1 К 2.п - части эоны информации о состоянии соответственно узлов 20- 20 преобразования кодов с промежуточного языка в выходной, Выход регистра 3 адреса Формирует адрес, дешифрируемый в блоке 1 памяти.40 314534Блок 1 памяти предназначен дляхранения выходных слон промежуточного языка и информации об адресе очередного слова промежуточного языка,1 а также для хранения информации покоординации работы узлов преобразования кодов с промежуточного языкан выходной.Блок 1 памяти разбит на ряд полейпамяти, каждому из которых соответствуют свои выходы (Фиг.1).: П 1поле управления мультиплексором 5адреса; П 2.1-П 2,п - поля координации работы соответственно узлов 1520-20 преобразования кодов с промежуточного языка в выходной; ПЗ -поле слов промежуточного языка; П 4 поле адресов проверки условий преобразования промежуточного языка; П 5 - 20поле немодифицируемых адресов очередного слова промежуточного языка.Мультиплексор 5 адреса предназначен для Формирования зоны К 1 регист"ра 3 адреса в,зависимости от информации, записанной н поле П 1 блока 1памяти.Если соответствующий полю П 1 первьй информационньй выход блока 1 памяти имеет значение ."Лог 1", .то муль- З 0типлексор 5 переключается на приемочередного входного слова с входа 12устройства, а если данный выход имеет значение "Лог,0", то коммутаторадреса переключается на прием следующего адреса очередного слова промежуточного языка, поступающего свыхода блока 6 модификации адреса ипятого выхода блока 1 памяти, соответствующего полю П 5 блока 1 памяти.Регистр 13 адреса предназначендля временной записи адреса очеред. ного слова выходного языка (или начального адреса выходной последовательности) и информации по .координации работы узла преобразования кодовс промежуточного языка в выходной.Регистр 13 адреса разбит на зоны(Фиг. 1): К 1 - эона адреса очередно.го слова выходного языка; К 2 - эонаинформации по координации работыузла преобразования кодов с,промежуточного языка в выходной,Выход регистра 13 формирует адРес, дешифрируемьй н блоке 2 памяти.Блок 2 памяти предназначен дляхранения слов выходного языка и информации об адресе очередного слова,а также для хранения информации о 16состоянии узла 20 преобразования кодов с промежуточного языка в выходной.Блок 2 памяти разбит на ряд полей памяти, каждому из которых соответствуют свои группы выходов блока 2 памяти (Фиг. 1)ф П 1 - поле управления коммутатором адреса узла преобразования кодов с промежуточного языка в выходнойф П 2 - поле инФормацни о состоянии узла преобразования кодов с промежуточцого языка в выходной; П 3 - поле слов выходного языка;. П 4 - поле адресов проверки условий преобразования выходного языка; П 5 - поле немодифицируемых адресов очередного слова выходного языка.Мультиплексор 19 адреса предназначен для Формирования зоны К 1 регист" ра 13 адреса в зависимости от информации, записанной в поле П 1 блока 2 памяти.Если соответствующий полю П 1 первый информационный выход блока 2 памяти имеет значение "Лог.1", мультиплексор 19 адресапереключается на прием очередного слова промежуточного языка с выхода блока 1 памяти, а если данный выход имеет значение "Лог;0", мультиплексор .19 адреса переключается на прием следующего адреса очередного слова выходного " языка, поступающего с выхода блока 21 модификации адреса и пятого выхода блока 2 памяти, соответствующего полю П 5 блока 2.Блок 6 модификации адреса предназначен для формирования дополненного адреса очередного адресного слова, а также для направления про цесса преобразования по одному из возможных путей, определяемому соответствующими внешними условиями.Блоки 21 модификации адреса имеют аналогичное назначение и отличаются, например, разрядностью.Устройство работает следующим образом.В начальный момент времени элементы памяти устройства могут находиться в произвольном состоянии. Генератор 8 тактовых импульсов при вклщченном,питании всегда находится в работе и выдает последовательности тактовых импульсов согласно временной диаграмме (Фиг. 3).В исходное состояние устройство приводится при поступлении на вход1453416 18 сигнала "Сброс", который переводит триггер 7 в нулевое состояние. Сигнал с инверсного выхода триггера 7 поступает на входы сброса регистра 3 адреса и регистров 13 адреса и производит их обнуление, Таким образом на адресный вход блока 1 памяти, а также на адресные входы всех блоков 2 памяти узлов 20 преоб" разования кодов промежуточного языка поступает с соответствующих регистров нулевой адрес по синхросигналу, поступающему на вход синхронизации блока 1 памяти с выхода элемента 10 задержки, производится дещифрация нулевого адреса в блоке 1 памяти, а по синхросигналам, поступающим на входы блоков 2 памяти узлов 20 преобразования промежуточного языка с группы выходов генератора 8 тактовых импульсов, производится дешифрация нулевого адреса в блоках 2 памяти всех узлов 20 преобразования промежуточного языка.2По нулевому адресу в полях П 4, П 5 блока 1 памяти и полях П 4, П 5 всех блоков 2 памяти записаны некоторые начальные адреса преобразования, которые поступают на соответствующие регистры 3 и 13 адреса но не записываются в них по приходу синхросигналов, поскольку данные регистры обнулены. Во всех остальных полях всех блоков памяти по нулевому адресу записана нулевая информация, Таким образом, на адресные входы блоков 1 и 2 памяти по"прежнему поступает нулевой адрес, и далее устройство дешифрирует нулевой адрес до тех пор, пока триггер 7 не будет переведен в единичное состояние. При снятии с входа 22 устройства сигнала "Сброс" устройство будет оставаться в исходном состоянии до сохранения нулевого состояния триггера 7. 510 ответствующие начальные адреса пре 15 образования кодов с промежуточного 20 30 35 40 45 50 Работа устройства начинается на вход 17 устройства сигнала "Пуск" ипри отсутствии на входе 18 сигнала "Сброс". Данный сигнал устанавлива" ет, триггер 7 в единичное состояние синхронно с поступлением на тактовый вход триггера 7 соответствующего синхроимпульса с выхода генератора 8 тактовых импульсов (фиг, 3). Выход триггера 7 снимает обнуление с регистра 3 адреса и всех регистров 13 адреса. По соответствующему синхроимпульсу с выхода генератора 8 тактовых импульсов в регистр 3 адреса записывается с выхода мультиплексора 5 адреса начальный адрес преобразования входного языка в промежуточный, а по соответствующим синхроимпульсам с группы выходов генератора 8 в регистры 13 адреса узлов 20-20 преобразования кодов с промежуточного языка в выходной записываются с вы,.ходов мультиплексоров 19 адреса со" языка в выходной. По начальным адре.сам преобразования в поле П 1 блокапамяти и полях П 1 блоков 2 памятизаписана единичная информация, которая через соответствующие выходы блоков 1 и 2 памяти поступает на управляющие входы соответственно мультиплексоров 5 и 19, -19 и переключает их на прием слов соответственно входного и промежуточного языков. Во всех остальных полях всехблоков паМяти по начальному адресузаписана нулевая информация,По единичной информации из поля П 1 блока 1 памяти с входа 12 устройства поступает слово входного языка, которое через мультиплексор 5 адреса поступает на вход регистра 3 адреса и по соответствующему синхроимпульсу с выхода генератора 8 заносится в регистр 3 адреса. Тем самым по соответствующему синхроимпульсу, поступающему на вход блока 1 памяти с выхода элемента 10 задержки, Формируется первое слово промежуточного языка в поле ПЗ блока 1 памяти.Одновременно в полях П 2,1-П 2,п блока 1 памяти Формируется информация по координации работы узлов 20 преобразования кодов с промежуточного языка в выходной. Каждому слову входного языка соответствует либо одно слово промежуточного языка (ре-жим "Одно в одно"); либо последовательность слов промежуточного языка (режим "Одно в несколько"). При реализации режима "Одно в од- но" одновременно с выдачей слова промежуточного языка выдается единичная информация с поля П 1 блока 1 памяти и по ней мультиплексор 5 адреса переключается на прием очередного слова входного языка.При реализации режима Одно в несколько каждое очередное слово промежуточного языка может быть либо выходным словом линейной последова 5 тельности слов, либо его адрес зависит от некоторых условий, определяющих процесс преобразования входного языка в промежутсчньп, Очередной немодифицируемый адрес Формируется в по ле П 5 блока 1 памяти и поступает на мультиплексор 5 адреса. Адрес проверки условий преобразования Формируется в поле П 4 блока 1 памяти и модифицируется некоторыми внешними услови ями в блок 6 модификации адреса, после чего также поступает на мультиплексор 5 адреса, где формируется адрес очередного слова промежуточного языка, который через мультиплек сор 5 адреса поступает на входы регистра 3 адреса. Кроме того, адрес очередного слова промежуточного языка зависит от внутренних состояний узлов 20 -20 преобразования кодов 25 с промежуточного языка в выходной, информация о которых поступает на входы зон К 2, 2-К 2,п регистра 3 адреса непосредственно.Слово промежуточного языка с вы хода поля ПЗ блока 1 памяти поступает через мультиплексоры 19 адреса на входы зон К 1 регистров 13 адре.а соответствующих узлов 20 преобразования кодов с промежуточного языка в выходной. Кроме того, на входы зон К 2 регистров 13 адреса поступает с полей П 2,1-П 2,п блока 1 памяти инАормация по координации работы узлов 20 преобразования кодов с промежуточ ного языка в вькодной и таким образом Аормируются адреса слов вькодньк языков, которые по соответствующим синхроимпульсам с группы выходов генератора 8 записываются в регистры 13 ад реса, а по синхроимпульсам с вькодов элементов 11 задержки узлов преобразования кодов с промежуточного языка в выходной дешиАрируются в блоках 2 памяти.50Каждому слову промежуточного языка соответствует либо одно слово выходного языка (режим "Одно в одно"), либо последовательность слов выходного языка (режим "Одно в несколько") .При реализации режима "Одно в од-. но" одновременно с выдачей слова выходного языка выдается единичная инАормация с поля П 1 блока 2 памяти и по ней мультиплексор 19 адреса переключается на прием очередного слова промежуточного языка.При реализации режима "Одно в несколько" каждое очередное слово выходного языка может быть либо выходным словом линейной последовательности слов, либо его адрес зависит от некоторых условий, определяющих процесс преобразования промежуточного языка в выходной Очередной немодифицируемьй адрес Формируется в поле П 5 блока 2 памяти и поступает на мультиплексор 19 адреса. Адрес проверки условий преобразования Формируется в поле П 4 блока 2 памяти и модифицируется некоторыми внешними условиями в блоке 21 модиАикации адреса, после чего также поступает на мультиплексор 19 адреса, где Аормируется адрес очередного слова выходного языка, который через мультиплексор 19 адреса поступает на входы регистра 13 адреса. Кроме того, адрес очередного слова выходного языка зависит от информации по координации работы для каждого из узлов 20,-20 преобразования кодов с промежуточного языка в выходной, которая поступает на входы эоны К 2 регистров 13 адреса каждого иэ узлов 20 преобразования коцов с промежуточного языка в выходной с выходов полей П 2.1-П 2,п блока 1 памяти.Слова выходного языка с выходов полей ПЗ блоков 2 памяти поступают на входъ регистров 16 выдачи ч по соответствующим синхроимпульсам с выходов элементов 11 задержки запирываются в них, после чего поступают на выходы 15 устройства.Блоки 6 и 21 модификации адреса аналогичны по реализации и могут отличаться разрядностью, Блок модификации адреса работает следующим образом.На вход 14 (22) подается параллельный код входных условий и посинхроимпульсу запоминается в регистре, через регистр (при наличии единицы в первом разряде первой группы, подаваемой на управляющий вход регистра 23) подается на вход поразрядного сумматора 24 по модулю два, Одновременно параллельный код входных условий подается на второй вход поразрядного сумматора 24. На третийвход поразрядного сумматора 24 пода 1453416ется адрес проверки условий преобразования с первой группы входов блока 21 модификации. Работа поразрядного сумматора описывается следукщим уравнением:(А 1 Ч В 1) С 1 = 1)1Уравнение описывает операции над1-м разрядом входных слов, причем6сА 1 - 1-й разряд слона, хрннящегосяв регистре .23; В 1 - 1-й разряд слова входных условий, подаваемого непосредственно на сумматор 24; С 11-й разряд адреса проверки условийпреобразования; 01 - 1-Й разряд выходного слова блока 6 (21) модификации адреса; Ч - операция "Логическое ИЛИ" Ю - операция "Сложение по920модулю два"Таким образом, блок 6 (21) модификации адреса реализует функциюмодификации адреса как в зависимости от содержания текущего слова выходных условий, так и от содержимогоранее поданного в произвольный момент времени слова входных условий,зафиксированного по соответствующейкоманде в регистре 23.30Рассмотрим пример функционирования устройства при преобразованиислова входного языка высокого уровняв промежуточный язык типа ассемблера и язык объектных кодов.35В данном примере слово входного языка высокого уровня преобразуется в последовательность иэ трех слон промежуточного языка, затем каждое из слов промежуточного языка преобра эуется в свою очередь в соответствующие последовательности из двух слов выходного языка объектных кодов (Фиг. 4). При этом предлагаемьй алгоритм Реализуется устройством, со держащим три узла 20 преобразования кодов с промежуточного языка в выходной, На выходах двух узлов 20, например первого и третьего, формируются слова эквивалентной последовательности в языке объектных кодов, а на выходе, например, второго узла 28 Формируется эквивалентная последовательность слов промежуточного языка. Преобразование осуществляется в соответствии со структурной схемой . алгоритма преобразования для данного примера, содержащей потактную последовательность адресных слов с учетом зон регистров адреса и кодов, содержащихся в соответствующих адресным словам ячейках памяти, с учетом полей блоков памяти, а также с учетом информационных.связей устройства (Фиг, 5-7),Формула изобретения 1. Устройство для преобразования кодов с одного языка на другие, содержащее блок памяти, регистр адреса, мультиплексор адреса, блок модификации адреса, первый узел преобразования кодов промежуточного языка в выходной и блок синхронизации, первый информационный вход мультиплексора адреса соединен с информационным вхсдом устройства, выход мультиплексора адреса соединен с первым информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти, первый выход которого соединен с первым входом блока модификации адреса, второй вход которого соединен с входом условий преобразования входного языка, разряды выхода блока модификации адреса и второго выхода блока памяти соедичены с разрядами второго информационного входа мультиплексора адреса, третий выходблока памяти соединен с первым инфор"- мационным входом первого узла пр образования кодов промежуточного языка в выходной, выход которого соединен с первым информационным выходом устройства вход запуска устройства ссединен с одноименным входом блока синхронизации, первый, второй, третий и четвертый выходы которого соединены с входами стробирования регистра адреса, блока памяти и первым и вторым входами стробирования первого узла преобразования кодов промежуточного языка в выходной, о т л ич а ю щ е е с я тем, что, ,с целью увеличения быстродействия и Расширения Функциональных воэможностей эа счет введения адаптивной распределенной обработки информации в него введены с второго по и-й узлы преобразования кодов промежуточного язы- .ька в выходной, выходы которых соедииены с второго по и-й информационными выходами устройства соответственно, первые информационные входы ипервые входы стрОбирования с второгопо и-й узлов преобразования кодов промежуточного языка в выходной соединены с третьим выходом блока па" мяти и третьим выходом блока синхро 5 низации соответственно, вторые информационные входы и выходы состояния с первого по и-й узлов преобразования кодов промежуточного языка в выходной соединены с четвертого по (и+3)-й выходами блока памяти и с второго по (и+1)-й информационныйи входами регистра адреса соответственно, вторые входы стробирования со второго по и-й узлов преобразования 15 кодов промежуточного языка в выходной соединены с пятого по (и+4)-й выходами блока синхронизации, третий выход которого соединен с входом тактирования блока модификации адре са, (и+4)-й выход блока памяти соединен с управляющим входом мультиплек сора адреса. 1 О 2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что узел преобразования кодов промежуточного языка в выходной содержит мультиплексор адреса, регистр адреса, блок памяти, блок модификации адреса и элемент за О держки, первый и второй информационные входы узла соединены с первыми информационными входами мультиплексора адреса и регистра адреса, второй . информационный вход и выход которого соединены с выходом мультиплексора адреса и адресным входом блока памяти, первый выход которого и вход условий преобразования промежуточного языка узла соединены с первым и вторым входами блока модификации адреса соответственно, разряды выхода которого и разряды второго выхода блока памяти соединены с разрядами второго информационного входа мультиплексора адреса, третий, четвертый и пятый выходы блока памяти соединены с выходом состояния узла, с управлякш 1 им входом мультиплексора адреса и с выходом узла соответственно, первый вход стробирования узла соединен с входом запаса регистра адреса, второй вход стробирования узла соединен с входом стробирования блока памяти и через элемент задержки с входом тактирования блока модификации адреса.3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что блок модификации адреса содержит регистр и поразрядный сумматор по модулю едва, первый, второй входы и выход которого соединены с первым, вторым входами и выходом блока, второй вход и вход тактированпя блока соединены с информационным входом и входом записи регистра, выход которого соединен с третьим входом поразрядного сумматора по модулю два, вход разрешения выдачи регистра соединен с входом соответствующего разряда первого информационного входа устройства.