Одноразрядный сумматор

18457 ОП ИСАН И ЕИЗОБР ЕТЕНИ ЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУЗависимое от авт. свидетельстваЗаявлено 25.Х.1965 ( 1029555/26-24) Союз Соеетскиз Сониалистическиз Республикд. .яу: д "д"Ф ; зк1.,ддФ 1 Га,Б 4ю."1:ь,Кл. з 1211 т,Й1. присоединением заяв ЧПК б 06 иори Комитет по делам изобретений и открыти при Совете Министров СССРОпубликовано 21,711.1966. БюллетеньУДК 681,142.07(088,8 та опубликования описания 19.1 Х.1966 Авторыизобрете и Ржано, Мансуров и аявител ДНОРАЗРЯ НЪй СУММАТО альная строен- ИЛИ, овень 3 поданы слеобходимо пи на вых Известны одноразрядные сумматоры с непосредственными связями и с трехъярусным включением транзисторов,Предложенный сумматор отличается от известных двухъярусным включением транзисторов, при котором коллекторы одной пары транзисторов электрически подключены к объединенным эмиттерам двух других пар транзисторов и участвуют в формировании логических функций одновременно.1Базы транзисторов первого полусумматора являются входами прямых и инверсных значений двух слагаемых, а выход первого полу- сумматора непосредственно и через инвертор соединен с базами транзисторов второго полу сумматора, на входы которого поступают прямые и инверсные значения третьего слагаемого. Выход второго полусумматора служит выходом суммы. Коллекторы первой пары транзисторов первого полусумматора соеди иены с двумя транзисторами с объединенными коллекторами и эмиттерами, у которых база одного транзистора подключена к выходу первого полусумматора, база второго является входом инверсного значения третьего слагае мого, а коллекторы транзисторов служат выходом переноса.Такое включение транзисторов обеспечи. вает повышение надежности работы устройстНа чертеже представлена принципи схема предложенного устройства, по ная на базе элемента с логикой НЕ - где единице соответствует низкий ур сигнала, а нулю - высокий уровень.Рассмотрим работу схемы на следующем примере.Пусть на входы 1, 2 и агаемые а=1, в=1, с=0. Н олучить на выходе 4 сумму 5=0 оде 5 - перенос Р=1.В этом случае па входы б и 7 инверсных значений а и в слагаемых будут поданы высокие уровни, соответствующие 0, и транзисторы 8 и 9 окажутся закрытыми.Путь тока через сопротивления 10 и 11 будет закрыт, в точке 12 и на выходе 5 переноса образуются низкие уровни, соответствующие 1,Низкий уровень точки 12 вызовет отпирание транзистора 13, а поскольку транзистор 14 также будет открыт низким уровнем на входе 15 (с = 1), то образуется цепь тока через транзистор 14, транзистор 13 и сопротивление 1 б, На выходе 4 суммы образуется высокий уровень, соответствующий О. Рассмотрим другой пример. На входе схемьслагаемые а=1, в=1, с=1, необходимополучить 5= 1, Р = 1.Заказ 2543/5 Тираж 1075 Формат бум. 60 Х 90/8 Объем 0,16 изд, л, ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Центр, пр. Серова, д. 4 Типография, пр. Сапунова, 2 Значение переноса Р=-1 обеспечивается так же, как и в вышеописанном примере. 1 хроме того, низкий уровень точки 12 вызовет отпирание инвертора 17, в результате чего на транзистор 18 поступит высокий уровень, На входе 15 транзистора 14 также высокий уровень (с=О). Путь тока через сопротивление 16 закрыт, на выходе 4 будет низкий уровень, т. е. 5=1. Предмет изобретенияОдноразрядный сумматор на транзисторах с непосредственными связями, отличающийся тем, что, с целью повышения надежности, он содержит два полусумматора, выполненных в виде последовательно включенных двух пар транзисторов, эмиттеры и коллекторы которых соединены; базы транзисторов первого полу- сумматора являются входами прямых и инверсных значений двух слагаемых, а выход первого полусумматора непосредственно и че рез ипвертор соединен с базами транзистороввторого полусумматора, на входы которого поступают прямые и инверсные значения третьего слагаемого; выход второго полусумма- тора служит выходом суммы; коллекторы пер вой пары транзисторов первого полусумматора соединены, в свою очередь, с двумя транзисторами с объединенными коллекторами и эмиттерами, у которых база одного транзистора подключена к выходу первого полусумма тора, база второго является входом инверсного значения третьего слагаемого, а коллекторы транзисторов служат выходом переноса.