Буферное запоминающее устройство

.-;с;г к 3 ЗНЛЯ О П И С А Й Й Е ИЗОБРЕТЕНИЯ Союз Советскими Социалистическик Республик(23) ПриоритетОпубликовано 150980, Бюллетень М 9 34Дата опубликования описания 1509,80 Р 1)м Кз С 11 С 9/00 Государственный комитет СССР по делам изобретений н открытий(72) Автор изобретения В. К. Шабанов Московский ордена Трудового Красного Знамени электротехнический институт связи(54) БУФЕРНОЕ ЭАПОМИНАЮЦЕЕ УСТРОЙСТВО Изобретение относится к передачедискретной информации, телеграфии ивычислительной технике и в частностик аппаратуре ввода-вывода данных исопряжений узлов, обладающих разнымбыстродействием,Известен асинхронный буферныйнакопитель, содержащий в каждой"ступени два регистра запоминающих тактируемых КЯ-триггеров и два нетактируемых ВБ-триггера управления 1).Известен также синхронный электронный двоичный запоминающий и сдвиговый регистр, содержащий в каждомкаскаде запоминающую секцию на триггерах со схемами записи и управляющую секцию на триггере и четырех элементах совпадения 2,Недостатком известных устройств 20является сложность функциональноговыполнения,Наиболее близким к изобретениюпо технической сущности является буферное запоминающее устройство, содержащее в каждой ступени регистрзапоминающих Р-триггеров, Р-входыкоторых соединены с выходами соответствующих триггеров предыдущей ступейи, а входы тактирования объедине-, 30 ны в шину записи, и управляющуюсекцию, содержащую счетный триггерс установочным входом, элемент совпадения и элемент запрета с двумя пряж:ми и инверсным входом (31.Недостатком этого устройства является сложность схемы, обусловленная применением элементов задержкисчетных триггеров со сложной структурой в управляющей секции,Цель изобретения - упрощениебуферного запоминающего устройства.Поставленная цель достигается тем,что в буферном запоминающем устройстве, содержащем регистры хранения первые входы которых соединены с информационными входами устройства, элементов совпадения, выходы которых подключены ко вторым входам регистровхранения, кроме первого регистра хранения, управляющие триггеры, шину записи, шину стирания, шину сигналаподтверждения записи и шину сброса,выход каждого управляющего триггерасоединен с первым входом данного элемента совпадения и вторым входом пре"дыдущего элемента совпадения, выходкаждого элемента совпадения подключен к первому входу данного управляющего триггера и к третьему входупредыдущего элемента совпадения, второй вход каждого управляющего триггера соединен с выходом предыдущегоэлемента совпадения и четвертым входом данного элемента совпадения, третий вход предпоследнего элемента сов.падения и первый вход последнего управляющего триггера соединены с шинойстирания, выход последнего элементасовпадения соединен с шиной сигналаподтверждения записи, третий вход пос-ледке го управляющего триггера подсое. -динен к шине сброса, второй вход первого управляющего триггера соединенсо входом первого элемента совпадения и с шиной записи, 15На чертеже представлена функциональная схема предлагаемого устройства,Устройство содержит регистры 1;11,п хранения, управляющие триггеры 202,1-2,щ, элементы 3.1-3,щ совпадения,шину 4 записи, шину 5 стирания, шинуб сигнала подтверждения записи, шину7 сброса, информационные входы 8.18,п, выходы 9.1-9 п устройства. Шины10-13 служат для увеличения информационной емкости устройства. Для удобства пояснения работы устройства,оноразбито на ступени, например, первыйуправляющий триггер 2.1, первый элемент совпадения 3,1 и первые триггеры регистров хранения образуют первуюступень и т,д,Предлагаемое устройство работаетследующим образом,При поступлении импульса записина шину 4 производится запись числав первые триггеры регистров 1,1-1.пхранения Опрокидывается управляющий триггер 2,1 и блокируется элемент 3,1, Сигнал с выхода триггера 402,1 подтверждает запись числа в первую ступень и разрешает его перезапись вследующую ступень. По окончании импульса записи, если вторая ступень свободна, срабатывает элемент3.1 и производится запись числа вовторые триггеры регистров 1,1-1.пхранения. Происходит опрокидываниетриггера 2,(щ), элемент 3.(щ)блокируется и возвращается в исходное состояние триггер 2,1 первой ступени, Выходные сигналы триггеров 2,1и 2.(щ) возвращают элемент 3.1 висходное состояние, прекращая импульсзаписи и разрешая работу элемента3.(щ) и т.д, Запись в занятую ступень блокируется сигналом с единичного выхода ее управляющего триггерана инверсный вход элемента совпадения предыдущей ступени. При подачесигнала стирания на шину 5 последней 6 Сступени управляющий триггер 2,щ возвращается в исходное состояние и блокируется элемент 3.(щ) предыдущейступени. При наличии в предпоследней ступени записанного числа, эле мен т 3, (щ), срабатывает, произ водяперезапись в последнюю ступень, опрокидывая ее управляющий триггер 2,щ, возвращая в исходное состоянйе триггер 2,(щ) и блокируя элемент 3,1, Возврат триггера 2.(щ) в исходное состояние устанавливает в исходное состояние элемент 3,(щ) иразблокирует элемент 3,1, разрешая перезапись в предпоследнюю ступень и т.д. При подаче сигнала на шину 7 последней ступени триггер 2.щ возвращается в исходное состояние и сигнал с его выхода разрешает срабатывание элемента 3.(щ) и перезапись из предыдущей ступени. Поскольку элемент З.щ) в этом случае не блокируется, производится быстрый последовательный сдвиг всех записанных чисел в последнюю ступень и их стирание.Предлагаемое выполнение буферного запоминающего устройства упрощает его схему, позволяет выполнить его целиком на интегральных схемах. Задержка продвижения чисел составля ет 3 на ступень при длительности импульса записи 21, где 1 - время задержки срабатывания логическогоэлемента, При этом запоминающие триггеры должны обладать минимальной задержкой, что достигается например в Т=ТТЬ логике при использовании однофазных Э-триггеров,Подача на шину 7 импульса сбросапозволяет упростить процесс стирания во всех его ступенях. В этом случае для очистки необходимо подать потенциальный сигнал только на шинусброса вместо формирования последовательности импульсов в шину стирания.Формула изобретенияБуферное запоминающее устройство, содержащее регистры хранения, первые входы которых соединены с информационными входами устройства, элементы совпадения, выходы которых подключены ко вторым входам регистров хранения, кроме первого регистра хранения,управляющие триггеры, шину записи,шину стирания, шину сигнала подтверждения записи и шину сброса, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, в нем выход каждого. управляющего триггера соединен с первым входом данного элементасовпадения и вторым входом предыдущего элемента совпадения, выход каждогоэлемента совпадения подключен к первому входу данного управляющего триггера и к третьему входу предыяущего элемента совпадения, второй вход каждого управляющего триггера соединен с выходом предыдущего эле-.мента совпадения и четвертым входом данного элемента совпадения, третий,у Заказ 6605/16 Тифаж 662 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Корректор И, Муска Филиал ППППатент , г.ужгород, ул.Проектная, 4 вход предпоследнего элемента совпадения и первый вход последнегоуправляющего триггера соединены сшиной стирания, выход последнегоэлемента совпадения соединен с шинойсигнала подтверждения записи;. третийвход последнего управляющего триггера подсоединен к шине сброса, второй вход первого управляющего триггера соединен со входом первого элемента совпадения и с шиной записи. Источники информации,принятые во внимание при экспертизе1, Патент ВеликобританииР 1387882, кл . С 11 С 19/00, опублик.1972,2, Патент Великобритании9 142 799 3, кл, С 11 С 19/00,опубли к. 19 73,3. Патент Франции Р 2050467,кл. С 11 С 19/00, опублик. 1970