Устройство для преобразования двоичнодесятичных чисел в двоичные

" о.ф" "Ф зфбск;,ФО П И С А Н И т 1 ц 550633ИЗОБРЕТЕН И Союз Советскнх Соцналнстнчвскнх Реснублнк) М КлС 06 Г 5/0 с присоединением заявки23) Приоритетпубликовано 15.03.77, БюллетеньГосударственный комнте Совета Министров ССС 681.32,5 (088.8) 53 о делам нзобретвннй н открытий(72) Авторы изобретения ки В,К.Овс И, Гут, Р, Б. Дунец, И. Л. К 1) Заявитель(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ В ДВОИЧНЫЕ ннен редалов орыхпо ходы вы- зря- едичет Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах и системах автоматического управления.Известны устройства для преобразования двоично-десятичных чисел в двоичные, реализующие формулу Горнера и содержащие регистры, сумматоры и устройства для умножения на 10 путем сдвига на один и три разряда с последующим суммированием (1).Недостатком этих устройств является большое количество используемой аппаратуры,Наиболее близким техническим решением к данному изобретению является устройство для преобразования двоично-десятичных чисел в двоичные, содержащее динамический регистр, последовательный сумматор, выход которого соединен со входом динамического регистра, и регистр тетрады (21. Однако такое устройство имеет сравнительно низкое быстродействие. С целью повышения быстродействия п лагаемое устройство содержит шину сиги управления и три элемента И, выходы кот соединены с соответствующими входами следовательного сумматора, первые в элементов И соединены соответственно с ходами первого, второго и четвертого ра дов регистра тетрады, а вторые входы со нены с шиной сигналов управления, вход вертого разряда регистра тетрады соед с выходом динамического регистра.Это позволяет практически в два раза повысить быстродействие за счет совмещения во времени операций сложения и уменьшения на 10.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит динамический регистр 1, выход которого соединен со входом четвертого разряда регистра 2 тетрады, а вход - с выходом последовательного сумматора 3, входы которого подключены к выходам элементов И 4 - 6, причем одни входы элементов И соединены с выходами четвертого, второго и первого разрядов регистра 2 тетрады соответственно, а другие входы элементов И - с шиной 7 сигналов управления. Код тетрады поступает на входы 8 регистра 2 тетрады,В исходном состоянии динамический регистр 1 и регистр 2 тетрады установлены в нуль, Элемент И 6 открыт, а элементы 4, 5 закрыты сигналами по шине 7. Старший разряд преобразуемого числа в двоично-десятичном коде поступает в регистр 2 тетрады параллельным кодом. В первом такте код младшего (первого) разряда регистра 2 тетрады через открытый элемент И 6 поступает на вход последовательного сумматора 3, сигнал с выхода которого поступает на вход динамического регистра 1. Далее происходит сдвиг на один разряд вправо хранящейся информации в динамическом регистре 1 и в регистре 2 тетрады. При этом выходной сигнал последовательного сумматора 3 заносится в динамический регистр 1, а сигнал с выхода динамического регистра 1 запоминается в освобожденном от информации четвертом разряде регистра 2 тетрады на один такт, что эквивалентно умножению числа на два. Во втором такте преобразования сигналом, поступающим по шине 7, элемент И 4 открывается, на входы последовательного сумматора 3 поступают через открытый элемент И б код очередного разряда тетрады преобразуемого числа и через открытый элемент И 4 - код с выхода четвертого разряда регистра 2 тетрады, в котором хранится результат умножения числа на два. Сумма, образованная в результате сложения, с выхода последовательного сумматора 3 поступает на вход динамического регистра 1. Происходит второй сдвиг вправо на один разряд информации регистра 1 и 2. Третий такт работы устройства аналогичен второму. В четвертом такте сигналом, поступающим по шине , открывается элемент И 5. При этом на входы последовательного сумматора 3 с регистра 2 тетрады поступают: код с выхода четвертого разряда через элемент И 4 (результат умножения числа на два), код с выхода второго разряда через элемент И 5 (результат умножения числа на восемь) и код очередного (старшего) разряда тетрады преобразуемого числа через элемент И б. Происходит четвертый сдвиг вправо.В пятом и во всех последующих тактах, общее число которых равно числу разрядов преобразованного числа, сигналом по шине 7 элемент И 6 закрывается и на последовательный сумматор 3 поступают коды с выходов регистра 2 тетрады через элементы И 4, 5 и происходит в каждом такте сдвиг информации в регистрах 1 и 2 на один разряд вправо. Вследствие этого в динамическом регистре 1 оказывается число равное А 10+А, ь где А - разряды двоично-десятичного числа.В следующем цикле в регистр 2 тетрады поступает очередная тетрада преобразуемого числа и работа устройства повторяется аналогично первому циклу. Процесс преобразования заканчивается прибавлением младшего разряда десятичного числа к содержимому динамического регистра 1, умноженному на десять.Результат преобразования хранится в регистре 1.Предлагаемое изобретение уменьшает времяпреобразования за счет того, что процессы умножения кода динамического регистра 1 на десять и сложения этого кода с кодом очередной тетрады преобразуемого числа совмещены во времени и выполняются в одном и том же цикле. Время преобразования Т определяется как:15где 1 - длительность одного цикла;п - количество разрядов двоично-десятичного числа.При равных длительностях циклов по сравнению с известными аналогичными преобразователями предлагаемое устройство имеет в 2 и - 1раз выше быстродействие,иФормула изобретенияУстройство для преобразования двоичнодесятичных чисел в двоичные, содержащее ди намический регистр, последовательный сумматор, выход которого соединен со входом динамического регистра, и регистр тетрады, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит шину сигналов 35 управления и три элемента И, выходы которых соединены с соответствующими входами последовательного сумматора, первые входы элементов И соединены соответственно с выходами первого, второго и четвертого разря дов регистра тетрады, а вторые входы соединены с шиной сигналов управления, вход четвертого разряда регистра тетрады соединен с выходом динамического регистра.45 Источники информации, принятые во внимание при экспертизе1, Авторское свидетельство СССР269598М, кл. 6 06 Р 5/02, опубл. 1968 г.2, Авторское свидетельство СССР329525 бэ М, кл. 6 06 Г 5/02, опубл. 19 О г.Заказ 612/8 Изд.271 Тираж 899 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, )К, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2