Устройство контроля регистра числа

Союз СоеетскизСоциалистические РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Заис;имое от авт, овпдетесльства ЛЪ -Заявлено 03.711.1970 (М 1447052/18-2 1.Кл. С 061 1100 с прпсоедцнеяием засвюн М -11 оеитет ло делла зсбретенкй и открютий ОРИ Зовете Мииистрое СССРрите 72. Бюллетень Ло 5 публпковано 26.1. ДК 681,326.74 (088.8) 7.1972 та опубликован опи"ани Авторизобретения В, А, Гуляев нститут кибернетики АН Украинской ССРаявител ТРОЙСТВО КОНТРОЛЯ РЕГИСТР Л На чертеже нзображе(при разбиении разрядо группы по два разряда). Устройство содержит контролируемь 5 гистр числа 1, узел контроля 2 по птос 1 3 контроля 8 по тпос 1 2, содержащий, в сво редь, триггер ошибки 4, схему ИЛИ печного каскада, схемы И 6 оконечног када, инверторы 7 и 8 четности и нече 1 О второго каскада, схемы ИЛИ 9 и 10 че и нечетности второго каскада, схемы И 12 четности и нечетности второго каскад верторы 18, 14 и 15 двоек, нуля и единиц ветственно, схемы НЕ 16 первого ка схемы ИЛИ 17 первого каскада, по ч схемы И (18 - 21) первого каскада на дую пару разрядов 22 регистра. числа,гичные схемы 23 первого и второго ка для остальных четверок разрядов ре 20 числа с выходами 24 - 27 инверторов че и нечетности. Устройство работает следующим обра Схема И 18 реализует следующее ческое выражение для получения с 25 остатка по тпос 1 3. равного единице, та схема устроиства в регистра числа на г зом, логи- югнала А,ф=а,где а и а - сигналы с выходов первого и второго разрядов 22 регистра 1. На выходе инвертора двойки 13 вследствие инвертирования схему Изобретение относится к области вычислительной техники и предназначено для контроля регистров чисел вычислительных машин.Известны регистры числа с контрольным устройством по сочетанию узлов контроля по птос 1 3 и гпос 1 2,Предложенное устройство отличается тем, что выходы инверторов нуля, единиц и двоек, соответствующие четному и нечетному числу единиц в парах разрядов регистра числа, соединены со входами схем И четности и нечетпости второго каскада соответственно, выходы которых соответственно соединены через схемы ИЛИ четности и нечетности второго каскада с инверторами четности и нечетности этого же каскада, входы каждой из схем И оконечного каскада соединены с выходом одного из инверторов нечетности и двух инверторов четности, соответствующих различным четверкам разрядов регистра числа, выходы схем И оконечного каскада соединены со входами схемы ИЛИ оконечного каскада, выход которой соединен с единичным входом триггера ошибки, входы узла контроля по птой 3 соединены с выходами инверторов нуля, единиц и двоек первого каскада,. схема коррекции соединена по входам с выходами регистра числа, а по выходу - со входами схем И четности и печетности второго каскадаЭто позволяет упростить устройства. и ре, узел ю оче окоо кастности тности11 и а, ин- соотскада, етырекаж- аналоскадов гистра тностиобразуется сигнал остатка по пюд 3, равный двум, АгСхема И 21 первого каскада реализует логическое выражение для получения остатка по пил 3, равного двум,Агф=а, аг,На выходе инвертора нуля 13 образуется сигнал остатка по гпод 3, равного единице, А.Схемы И 19, 20 первого каскада и схема ИЛИ 17 первого каскада реализуют логическое выражение остатка по гпой 3, равного нглю:Ао=абрагаа.Для получения неинвертированного сигнала после инвертора 1 б первого каскада включается инвертор единицы 14.Выходные сигналы инверторов 13, 14, 15 подаются на входы узла 2 контроля по тог 1 3, где обычным путем образуется контрольный код по под 3 от содержимого разрядов 22 регистра числа 1.Признаком нечетности является наличие сигнала на инверторах двойки 13 или единицы 15 (что соответствует кодам 10 и 01 в паре разрядов регистра числа 1).Признаком четности является наличие сигнала на инверторе нуля 14, что соответствует кодам 00 и 11 в паре разрядов регистра числа.Схемы И нечетности 12 второго каскада реализуют с помощью схемы ИЛИ 10 того же каскада логическое выражение;О=АюА, ЪАюАг Ч АоА Ч АюА,где Ао, А, А. - сигналы остатков по гной 3 второй пары разрядов регистра числа.Комбинация выходных сигналов инверторов двойки, единицы и нуля 13, 14, 15, соответствующих двум пар ам (четверке) разрядов 22 регистра числа 1 при четном числе единиц в этик двух парах разрядов регистра числа, подается на входы схем И четности 11 второго каскада, которые с помощью схемы ИЛИ 9 второго каскада реализуют выражение: г==АоАю УА 1 А 1 Ч АгА Ч ААг Ъ АгАНа входы каждой из схем И б оконечного каскада подются выходные сигналы одного из инверторов нечетности и двух инверторов четности, которые принадлежат разным четверкам разрядов 22 регистра числа 1. При этом схема ИЛИ 5 оконечного каскада реализует следующее логическое выражение:У = Х,л г.Х 6 7 ХгХцХг 7 Хг,ХцХгь где через Х; обозначены сигналы на выходах или элементах с ь-м номером.Если в регистре числа 1 происходит пропадание или ложное появление единицы, то срабатывает одна из схем И 11 или 12 (четности или нечетности), и триггер ошибки 4 фиксирует наличие неисправности.Если в группе разрядов регистра числа 1 со О держится 3, 4 и т, д. разрядов, то используетсясхема коррекции, которая реагирует на комбинации сигналов, на которых не выполняется условие четности.Предмет изобретенияУстройство контроля регистра числа, содержащее узел контроля по тод 3 и узел контроля по гпод 2, выполненный на схемах И, 2 О НЕ, ИЛИ и инверторах первого, второгон оконечного каскадов, триггер ошибки и схему коррекции, причем выходы пар разрядов регистра числа соединены со входами схем И первого каскада, выходы двух из этих 25 схем И через схему КИЛИ соединены сосхемой НЕ первого каскада, соединенной с инвертором нуля, а выходы двух других схем И первого каскада соединены соответственно с инвертором единиц и инвертором двоек, ЗО отлачаощееся тем, что, с целью упрощениясхемы, выходы инверторов нуля, единиц и двоек, соответствующие четному и нечетному числу единиц в парах разрядов регистра числа, соединены с входами схем И четности и не четности второго каскада соответственно, выходы которых соответственно соединены через схемы ИЛИ четности и нечетности второго каскада с инверторами четности и нечетности этого же каскада, входы каждой из охем И О оконечного каскада соединены с выходом одного из инверторов нечетности и двух инверторов четности, соответствующих различным четверкам разрядов регистра числа, выходы схем И оконечного каскада соединены со входа ми схемы ИЛИ оконечного каскада, выходкоторой соединен с единичным входом триггера ошибки, входы узла контроля по тос 1 3 соединены с выходами инверторов нуля, единиц и двоек первого каскада, схема коррекции со единена по входам с выходами регистра числа,а по выходу - со входами схем И четности и нечетности второго каскада.327481 Составптел Игнатущенк Текрел 3 ел анто,Исако анки аранен)р,рект ластиая типография Костромского управления по печати аказ 936ЦНИИПИ Комитет Изд,1 о дела Мос