Пеленович

Номер патента: 1215111

Опубликовано: 28.02.1986

Авторы: Лобачев, Новиков, Пеленович

МПК: G06F 11/00

Метки: интерфейса, сигналов, управляющих

...единицы на инверсныеходы триггеров сделает их невосприимивыми к принятию информации по вхоам С. После этого в блоке 4 анализаа выходе элемента ИЛИ 12 формируется сигнал логической. единицы, этимуровнем буферный регистр 2 устанавлиается в состояние, когда на выхоах присутствует код - все единицы,. появление такого кода на входахэлементов И-НЕ 15 и ИЛИ 10 В блокеанализа вызывает переход в ноль сигнала выхода элемента ИЛИ 13(т,ВН)после которого происходит сброс (переход в ноль) выхода элемента ИЛИ 12(т.ТБТ)9 после чего возникнет логическая единица на выходе элемента. И 17 ипроисходит переход в логическую единицу элемента ИЛИ 11 (т 9 Г), Затемэтот уровень, поступая на выходыэлементов ИЛИ 3 и 39 вызывает сбросв нулевое состояние всех И...

Номер патента: 935958

Опубликовано: 15.06.1982

Авторы: Лобачев, Пеленович

МПК: G06F 9/22

Метки: микропрограммное

...уровень логической единицы, которым разрешается схема сравнения 6 производить процесс сравнения групп входов 7 и 8. Также к этому моменту времени на второй группе выходов регистра 3 находится адрес следующей. микрокоманды, а на первой группе выходов этого регистра появляются коды микроопераций указывающие на действия, которые необходимо произвести в управляемом устройстве. Группа входов 7, соединенная с входами схемы 6 после завершения процесса исполнения микрокоманды, должна принять состояние аналогичное состоянию выходов 8. Это следует из организации работы асинхронных блоков зо управляемого устройства. Поясним это более подробно. 5958 6 15 26 тояние этого входа определяется завершением или незавершением второго Известны устройства,...

Номер патента: 922724

Опубликовано: 23.04.1982

Авторы: Лобачев, Пеленович, Сталин

МПК: G06F 5/04

Метки: n-разрядного, кода, обратно, параллельного, последовательный

...источника информации в паралЦ 6По заполнении асинхронного сдвигающе-, го регистра 5 на выходе 11 блока 10 устанавливается уровень логической единицы, подтверждающий появление информации в параллельном коде на информационных выходах 12. Достоверность преобразования информации подтвержда". ется уровнем логической единицы на выходе 11 блока 10. Установление единичного уровня на выходах 13 в ответ на уровень логической единицы на выходе 11 блока 10 подтверждает прием информации потребителем иразрешает сброс информации в регистре 5. После сброса информации на выходе 11 блока .10 устанавливается уровень логическа" го нуля, чем разрешается перевод сигнала на входах 13 на уровень, соответствующий лагическому нулю.Предлагаемое устройство...

Номер патента: 788178

Опубликовано: 15.12.1980

Авторы: Лобачев, Пеленович, Сталин

МПК: G11C 19/00

Метки: параллельный, регистр

...10,1-10.п и информация, проходя через них, поступает на входы элементов 5 и б, а также на входы ячеек 1.1-1,.п памяти, Но запись в ячейки 1.1-1.и памяти не происходит до того, как на шине 12 не установится уровень логической "1" Для этого необходимо, ФО чтобы на выходах элементов 5 и б присутствовали уровни логической ф 1 ф. На выходе элемента 5 устанавливается уровень логической "1",.так как на шине 12 устанавливается уровень ло гического "0". Единичныи уровень на выходе инвертора 4 после установления на шине 11 управления уровня "1" появляется через время, определяемое суммой задержек на инверторах 3 и 4.Уровень логической "1" на выходе элемента б возникает только когда все элементы 10.1-10.п перейдут из закрытого состояния в...