Номер патента: 605324

Автор: Брауде-Золотарев

ZIP архив

Текст

(61) Дополнительное и авт. св. 22) Заявлено 09.01.76 (21 12135,/18-09 51) М. Кл. 41. 1 присоединением заявки М сударстеенный комитет вета Министров СССР) Приорите 43) Опубликовано 30.04.78. Бюллетень М 1645) Дата опубликования описания 27,04.78(088.8) по делам изобретений и открытий(54) КОДЕК СВЕРТОЧ 11 ОГО КОД Изобретение относится к радиотехнике и может использоваться в устройствах синхронизации линий связи.Известен кодек сверточпого кода, содерзкащий на передающей стороне синхрогецератор передачи и кодер, а на приемной стороне последовательно соединенные формирователь сигнала синдрома, приемник синхросцгнала ц синхрогенератор приема, а также корректор ошибок, объединенный по входу с ф:имирователем сигнала синдрома 1).Однако в известном устройстве наблюдаются недостаточная помехоустойчивость ц большие потери пропускной способности.Цель изобретения - повышение помехоустойчивости ц уменьшение потерь прогускной способности,Для этого в кодек сверточного кода, содержащий на передающей стороне синхрогенератор передачи и кодер, а на приемноц стороне последовательно соединенные формирователь сигнала сцнхрома, приемш;:; синхросигнала и синхрогенератор приема, а также корректор ошибок, объединенный по входу с формирователем сигнала синдрома, на передающей стороне введены Й входных и п - Й выходных полусумматоров (где и - общее число ветвей сверточного кода, йг - число информационных ветвей сверточного кода), причем выходы входных полусумматоров подключены к соответствующим входам кодера, выходы которого подключены к соответствующим входам выходных полусумматоров, причем другие входы всех полусумматоров соединены с соответствующими выходами сцнхрогецераторов передачи, а ца приемной стороне введены и - /г вспомогательных полусумматоров ц Й выходных полусумматоров, причем выходы формирователя сигнала синдрома 10 через вспомогательные полусумматоры подключены к соответствующим входам корректора ошибок, выходы которого подключены к соответствующим входам выходных полусумматоров, при этом другие входы всех полусум,-, маторов соединены с соответствующими выходами синхрогецератора приема.1-1 а чертеже изображена структурная электрическая схема предлагаемого устройства.Кодек сверточцого кода содержит на пере дающей стороне сцнхрогенератор 1 передачии кодер 2, а на приемной стороне последовательно соединенные формирователь 3 сигнала синдрома, приемник 4 сцнхросигнала и сцнхрогенератор 5 приема, а также коррек тор 6 ошибок, объединенный по входу с формирователем 3 сигнала синдрома, на передающей стороне введены й входных 7 и и - г выходных 8 полусумматоров (где п - общее число ветвей сверточного кода, Й - число ин формационных ветвей сверточного кода), 605324причсм выод входных пол с мматоров 7 подключены к соотвстс 1 ву 1 ощцм входам кодера 2, выходы которого подк;иочены к соответствующим входам выходных полусумма- торов 8, причем другие входы всех полусумматоров 7 и 8 соединены с соответствующими выходами синхрогсцсратора 1 переда ш, а на приемной стороне введены и - /г вспомогательных полусумматоров 9, и. й выходных полусумматоров 10, причем выходы формирователя 3 сигнала синдрома через вспомогательные цолусумматоры 9 подключены к соответствующим входам корректора 6 ошибок, выходы которого подключены к соответствующим входам выходных полусумматоров 10, при этом другие входы всех полусумма- торов 9 и 10 соединены с соответствук 1 щимц выходами синхрогенератора 5 приеъ 1 а.Кодек сверточного кода работает следующим образом.Передаваемые сигналы поступают на входные полусумматоры 7. На входы управления этих полусумматоров поступают ог синхрогенератора 1 переда Гц псевдослучайные сигналы управления. В результате сложения по модулю два на выходах входных полу- сумматоров 7 сигналы приобретают псевдослучайный характер и поэтому спектральная плотность мощности эгцх сигналов в канале связи выравнивается.Кодер 2 формирует проверочные последовательности, которые передаются в дискретный канал связи через выходные полусумматоры 8, на входы управления которых от синхрогенератора 1 передачи цостуГают синхронизирующие последовательности и на входы канала связи поступает сумма по модулю два проверочных и синхронизирующих последовательностей.На приемной стороне ца входы формирователя 3 при отсутствии ошибок в канале связи поступают тс же информационные и проверочные последовательности, которые были переданы, В этом случае на выходах формирователя 3 выделяются тс жс сцнхронцзцрующис последовательности, которые были в 1 зсдены на входы управления выходных полусумма- торов 8 па передаче, Этц последовательности выделяются в приемнике 4 сццхросигнала, который управляет работой сццхрогенератора 5 приема.В синхрогенераторс 5 формируют сцнхронизирующие последовательности, свободпыс от влияния ошибок в канале связи,На входы управления вспомогательных полусумматоров 9 вводят сицхронизирующие сигналы, идецтичныс тем, которые были введены в выходные полусумматоры 8 на передаче, Благодаря этому восстанавливается сигцал сшГдрома, который пост паст ца входыкорректора 6 ошибок, в котором осуществляется анализ сццдромГ 1, пороговое обнаружение ошибок ц исправление обнаруженныхб ошибок. На выходах корректора 6 ошибоквосстанавлива 1 отся сигналы, соответствующиесцпГалам ца входах кодера 2. Эти сигналыпроходят через иыхг 1 дцыс полусумматоры 10на выход устройства, На другцс входы вы 10 кодных полусумматоров 10 от синхрогенераторя 5 присм 11 пост 1 Гают сигналы, идентичные тем, когорые ца псредаюГцей стороне поступили от синхрогецератора 1 ца входы выходных цолусумматоров 7.1 б 11 оэтому ца выходах устройства восстанавливаются сип 1 алы, цостуцаюцГие на его входы,В предлагаемом устройстве по сравнению сизвестным меньше потери пропускной способности ц вы 1 цс помехоустойчивость,Формула пзобр етенияКодек сверточного кода, содержащц 11 на пе рсдающей стороне синхрогецератор передачии кодер, а ца приемной стороне последовательно сосдцценные формирователь сигнала синдрома, приемник сцнхросигнала и синхроГенератор приема, а также корректор ошизо бок, обГьединецный по входу с формирователем сцп 1 ала синдрома, о т л и ч а ю щ и й с я тем, Гто, с целью повышения помехоустойчивости и уменьшения потерь пропускной способности, ца псрсдающей стороне введены й входных и п - й выходных полусумматоров (где п обцГее 1 исло ветвей сверточного кода, Й - число информационных ветвей сверто шого кода), причем выходы входных полусумматоров подключены к соответствующим входам кодера, выходы которого подключены к соответствующим входам выходных полусумматоров, причем другие входы всех цолусумматоров соединены с соответствующими выходами синхрогецераторов передачи, а ца приемной стороне введены п в /г вспомогательных полусумматоров и Й выходных полсгмматорОв, причем выходы формирователя сигнала синдрома через вспомогательные полусумматоры подключены к соответству 1 ощцм входам корректора ошибок, выходы которого цодкл 1 очсцы к соответствующим входам выходных полусумматоров, при этом другие входы всех цолусумматоров соединены с соответствующими выходами синхРогсцератора приема.Источники информации,принятые во внимание при экспертизе1. Патент СШЛ3571795, кл. 340 в 1,опублик. 1971.Редактор Н, Суханова Заказ 590/17 Изд. Мо 410 Тираж 820 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5

Смотреть

Заявка

2312135, 09.01.1976

ПРЕДПРИЯТИЕ ПЯ А-7306

БРАУДЕ-ЗОЛОТАРЕВ ЮРИЙ МИХАЙЛОВИЧ

МПК / Метки

МПК: H03M 13/23

Метки: кода, кодек, сверхточного

Опубликовано: 30.04.1978

Код ссылки

<a href="https://patents.su/3-605324-kodek-sverkhtochnogo-koda.html" target="_blank" rel="follow" title="База патентов СССР">Кодек сверхточного кода</a>

Похожие патенты