Преобразователь прямого кода в обратный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ТЕНИ ВИДЕТЕЛЬСТВ ДВТОРСНО огическиеское радиос м р р ди нен ГОсудАРстВенный нОмитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ И(прототип),3. Анторское снидетельстно СССРР 662930 ф кле О 06 Р 5/00 г 197 бе(54)(57) 1. ПРКОВРАЗОВАТЕЛЬ ПРЯМОГОКсдь В ОВРАТНЫВ, содержащий И. -раз"рядный регистр, информационные нходыкоторого являются входами преобразователя, распределитель импульсов, блокприведения кодов фибоначчи к миниальной форме, управляющий вход кото"ого соединен с первым выходом распеделителя импульсов, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия и упрощения и него введены группа из (П)-го элемента И и блок определения старшегоразряда, вход сброса которого соединен с вторым выходом распределителяимпульсов и первыми нходами элементов И группы, вторые входы которыхсоединены соответственно с ныходами(Ь) младших разрядов )у -разрядногорегистра, выход старшего разряда которого соединен с нходом установкиблока определения старшего разряда,тактовый вход которого соединен с первая выходом распределителя импульсов, первый и второй информационные входы блока определения старшего разряда соединены соответстненно с ныходами двух старших разрядов блока приведения кодов фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, а ныходы янляются информационными вы ходами преобразователя, знаконый выход которого соединен с выходом знака блока определения старшего разряданыход коррекции которого соединен с нторыми информационными входами двух старших разрядов блока приведения кодов фибоначчи к минимальной форме, еС2, Преобразователь по п, 1, о т- уу л и ч а ю щ и й с я тем, что в нем блок определения старшего разряда содержит триггер, первый и второй элементы И, первые входы которых являются соответственно тактоным и устаноночным входами блока определения старшего разряда, знаковый выход которого соединен с выходом триггера вход сброса которого янляется входом сброса блока определения старшего разряда, первый и второй информацион ные входы которого соединены соответственно с вторым и третьим входам первого элемента И, выход которого янлявтся Выходом коррекции блока определения старшего разряда и соединен с вторым входом второго злемен та И, ныход которого сое с установочным входом триггераИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в процессорах отказоустойчивых вычислительных систем.Известен преобразователь прямогодвоичного кода в обратный, содержащий регистр, единичные входы и инверсные выходы которого являются соответственно входами и выходами устройства 13,Недостатком данного устройстваявляется невозможность получения обРатного, -кода фибоначчи из прямого-кода.Наиболее близким к предлагаемомупо технической сущности является пре-)5обраэователь прямого кода в обратный,содержащий м -разрядный регистр,первый и второй блоки приведения 1-кодов фибоначчи к минимальной форме ираспределитель импульсов, причем еди 2 ОНичные выходы регистра соединены синформационными входами первого лоКа приведения, младшие (и-) инверсНые информационные выходы первогоблока приведения соединены с младшими (И-) входами второго блока приведения, первый и второй выходыРаспределителя импульсов соединенысоответственно с управляющими входамипервого и второго блоков приведения 1),Недостатком данного устройстваявляются большие временные и аппаратурные затраты для преобразованияпрямого 3 -кода Фибоначчи в обратный3-код, что связано с осуществлениемсначала полной развертки исходногопрямого 3 -кода в первом блоке нриведения, а затем осуществлением инвертирования (И) младших разрядов и передачей полученного кода вовторой блок приведения, где происходит его сверткаЦель изобретения - повышение быстродействия и упрощение преобразователя. Поставленная цель достигается тем, что в преобразователь прямого кода в обратный, содержащий И -разрядный регистр, информационные входы которого являются входами преобразователя, распределитель импульсов, блок приведения кодов Фибоначчи к минимальной форме, управляющий вход которого соединен с первым выходом распределителя импульсов, введены группа иэ (ю)-го элемента И и блок определения старшего разряда, вход сброса которого соединен с вторым выходом распределителя импульсов и первыми входами элементов И группы вторые входы которых соединены соответственно с выходами (И) млад ших разрядов и -разрядного регистра, выход старшего разряда которого соединен с входом установки блока определения старшего разряда, тактовый вход которого соединен с первым выходом распределителя импульсов, первый и второй информационные входы блока определения старшего разряда соединены соответственно с выходами двух старших разрядов блока приведения родов Фибоначчи к минимальной форме, первые информационные входы которого соединены соответственно с выходами элементов И группы, авыходы являются информационными выходами преобразователя, знаковый выход которого соединен с выходом знака блока определения старшего разряда, вь:ход коррекции которого соединен с вторыми информационными входамидвух старших разрядов блока приведения кодов фибоначчи к минимальной форме.Кроме того, блок определения старшего разряда содержит триггер, первый и второй элементы И, первые входы которых являются соответственно тактовым и установочным входами блока определения старшего разряда,знаковый выхоц которого соединен с выходом триггера, вход сброса которого является входом сброса блока определения старшего разряда, первый и второй информационные входы которогосоединены соответственно с вторым итретьим входами первого, элемента И,выход которого являетсявыходомкоррекции блока определения старшего разряда и соединен с вторым входомвторого элемента И, выход которогосоединен с установочным входом триггера,На чертеже приведена блок-схемапреобразователя,Преобразователь содержит И -разрядный регистр 1, блок 2 приведениякодов фибоначчи к минимальной форме, группу 3 элементов И, распределитель 4 импульсов, .блок 5 определения старшего разряда, который содержит триггер б и элементы И 7 и 8,Регистр 1 предназначен для приема прямого 3 -кода фибоначчи, подлежащего преобразованию в обратный Э -код,и выдачи инверсных значений принятого кода через элементы И группы 3 на входы блока 2 приведения кодов фибоначчи к минимальной форме, который предназначен для осуществления операций свертки ) -кодов и содержит (И) схем свертки Г 33Распределитель 4 импульсов пред" назначен для управления работой преобразователя,Блок 5 определения старшего разряда позволяет определить значение старшего разряда обратного 3-кода фибоначчи на основании анализа содержимого двух старших разрядов блока 2 и старшего разряда регистра 1, Он состоит из триггера 6 и элементов И 7 ив.1032448 нулевое состояние. Если при этом с инверсного выхода старшего раэояда регистра 1 на вход элемента И 8 поступает единичный сигнал, то одновре..менно происходит установка в единич.ное состояние триггера 6 узла определения старшего разряда, Если же с инверсного выхода старшего разряда регистра 1 снимается нулевой сигнал, то триггер б остается в нулевом 10 состоянии. После окончания переходных процессов на выходе триггера б блока 5определения старшего разряда полу 15 чают значение старшего (М-го) разряда, а на информационных выходах блока 2 - значения (М) младших разрядов обратного 3 -кода фибоначчи.Работа преобразователя поясняетсядвумя .примерами, в которых прямые-коды отличаются значением старшихразрядов.13 8 5 3 2 1 1 А) Вес разряда Исходный код 18 1 О 1 О О О О Выход регистра О 1 О 1 1 1 1 Работа блока 2 - 1 1 О О 1 1 О 0 О 1 О О Обратный код О 0 О О 1 О О13 8 5 3 2 1 1 В) Вес разряда Исходный код 3 О О О 1 О 0 О Выход регистра 1 1 1 О 1 1 1 О О 1 О О 1 О О 1 0 1 О 1 О О 1 О 1 0 Работа блока 2Обратный код. Таким образом, в преобразовании прямых .)-кодов фибоначчи в обратные В прототипе участвуют два блока приведения, причем время преобразования 45 Т определяется выражениемИ Р сгде- время осуществления развертки )-кода; 50- время осуществления свертки)- кода.В предлагаемом устройстве для преобразования кодов необходим только один блок приведения, а время Преобразователь работает следующим образом,Исходный прямой .Э -код фибоначчи поступает в И -разрядный регистр 1. По первому управляющему сигналу от распределителя 4 импульсов, поступающему на элементы И группы 3, осуществляется выдача в соответствующие разряды)блока 2 инверсных значений (И) младших разрядов регистра 1 и одновременно устанавливается в нулевое значение триггер б блока 5 определения старшего разряда. По второму сигналу от распределителя 4 импульсов, поступающему на тактовый вкод блока 2, происходит свертка З-кода.Если при этом выходы двух старших разрядов блока 2 оказываются в единичном состоянии, то, тот же сигнал от распределителя 4 импульсов через элемент И 7, поступив на входы данных разрядов, устанавливает их в преобразования Т определяется выражениемИ ТИЛ бгде . - время осуществления свертки3-кода.Таким образом, в предлагаемом устройстве по сравнению с прототипом в два раза снижены аппаратурные затраты, а время преобразования кодов уменьшено в К раз, гдеТи рфК=с1032448 Тираж 706 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5ееФВ йеюже еМь а чав 5Филиал ППП фПатент, г. ужгород, ул. Проектная, 4 Заказ 5401/52 Составитель М. Аршавский Редактор А. Ворович Техред Т,Маточка Корректор Л, Повх
СмотретьЗаявка
3417597, 05.04.1982
ВОЕННЫЙ ИНЖЕНЕРНЫЙ КРАСНОЗНАМЕННЫЙ ИНСТИТУТ ИМ. А. Ф. МОЖАЙСКОГО
ЛАЧУГИН ВЛАДИМИР ПЕТРОВИЧ, БАРАНОВ ИГОРЬ АЛЕКСЕЕВИЧ, КРЕМЕЗ ГЕОРГИЙ ВАЛЬТЕРОВИЧ, РОЗДОБАРА ВИТАЛИЙ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: H03M 13/23
Метки: кода, обратный, прямого
Опубликовано: 30.07.1983
Код ссылки
<a href="https://patents.su/4-1032448-preobrazovatel-pryamogo-koda-v-obratnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь прямого кода в обратный</a>
Предыдущий патент: Устройство для формирования изображений на экране электронно-лучевой трубки (элт)
Следующий патент: Многофункциональный логический модуль
Случайный патент: Арочная плотина