Устройство для преобразования кода цифрового сигнала

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЬН 6юг н тании13/00, 198 ный од ретьеим вхо пер- рому оГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЧ(56) 1. Патент США Яф 34148кл. 340-174.1, 1968.2. Заявка ВеликобриВ 1578635, кл. Н 03 К(54) (57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА ЦИФРОВОГО СИГНАЛА, содержащее ЗК-триггер, 3-вход которого яв- . ляется входом устройства и через1 /инвертор подключен к К-входу ЭК-три гера, С-вход которого является вторым входом устройства,:а инверсный выход ЭК-триггера подключен к первому входу первого элемента И-НЕ выход которото подключен к первому входу элемента НЕ-ИЛИ, к второму входу которого подключен выход втор го элемента И-НЕ, к первому входу которого подключен выход третьего элемента И-НЕ, а выход элемента НЕИЛИ подключен к С-входу выходного П-триггера, инверсный выход которого подключен к Э -входу выходного .Д-триггера, о т л и ч а ю щ е е с я тем, что с целью повышения помехоус тойчивости, в него введены первый, второй и третий Э -триггеры, элемент 801141580 А 4(5) Н 04 1. 3/02 Н 03 М 13/00 ИЛИ-НЕ, элемент И, элемент ИЛИ и Т-триггер, к С-входу и 5-входу которого подключены соответственно выход третьего элемента И-НЕ и выход эле- мента. И,к первому входу которого и первому входу элемента ИЛИ-НЕ подключен прямой выход третьего 0 -триггера, а выход Т-триггера подключен к первому входу элемента ИЛИ, выход которого подключен к второму входу второго элемента И-НЕ, а второй вход элемента ИПИ объединен с входом инвертора, при этом к Э -входу первого Э-триггера и второму входу элемента ИЛИ-НЕ подключен прямой выход ЗК- триггера,С-вход которого объединен с С-входом второго Э -триггера, с третьим входом элемента ИЛИ-НЕ, первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверс выход первого 3 -триггера, С-вх которого объединен с С-входом т го Р-триггера и является треть дом устройства, а прямой выход ного Э -триггера подключен к вто входу третьего элемента И-НЕ и 3- ,входу второго Э -триггерапрямой вымод которогоподключен к 3 -вхбду третьего 2 -триггера, третьему входу третьего элемента И-НЕ и четвертому входу элемента ИЛИ-НЕ, выход которого подключен к второму входу первого элемента И-НЕ.10 Изобретение относится к техникесвязи и может быть использовано какустройство преобразования цифровогосигнала линейного тракта,Известно устройство для записи и 5воспроизведения цифрового сигнала,содержащее три элемента И, первыевходы которых объединены, а вторыевходы элементов И являются соответственно первымвторым и третьимвходами устройства, а выходы эле"ментов И подключены ко входам элемента ИЛИ, выход которого непосредственно и через линию задержки подключен ко входам выходного Т-триггера 13.Однако данное устройство для записи и воспроизведения цифрового сигнала обладает низкой помехоустойчивостью 20Наиболее близким к изобретениютехническим решением является устройство для преобразования кода цифрового сигнала, содержащее ЭК-триггер,Э-вход которого является входом устройства и через инвертор подключен кК-входу ЭК-триггера, С-вход которого является вторым входом устройства,а инверсный выход ЭК-триггера подключен к первому входу первого элемента И-НЕ, выход которого подключен к первому входу элемента НЕ-ИЛИ,к второму входу которого подключенвыход второго элемента И-НЕ, к первому входу которого подключен выход треЗ 5тьего элемента И-НЕ, а выход элемента НЕ-ИЛИ подключен к С-входу выход"ного Э -триггера, инверсный выход которого подключен к О-входу выходногоР-триггера а также второй и третий 40ЭК-триггеры, четвертый и пятый элементы И-НЕ и второй и третий инверторы, при этом выход второго элементаИ-НЕ через второй инвертор подключенк С-входу третьего ЭК-триггера, 3 иК-входы которого объединены, а кЙ-входу третьего 3 К-триггера подключен выход четвертого элемента И-НЕ,первый вход которого объединен с первым входом второго элемента И-НЕ иС-входом второго ЭК-триггера и является третьим входом устройства, авыход первого инвертора подключен квторому входу первого элемента И-НЕи первому входу третьего элементаИ-НЕ к второму и третьему входамкоторого подключены соответственнопрямые выходы второго и третьего ЭК-триггеров, при этом выход третье го элемента И-НЕ через третий инвертор подключен к первому входу пятоголемента И-НЕ, к третьему входу кв" Юторого и третьему входу второго элемента И подключен прямой вчход первого ЭК-триггера, С-вход которого объединен с третьим входом первого элемента И-НЕ и третьим входом пятого элемента И-НЕ, выход которого под ключен к Р,-входу второго ЭК-триггера, к 3 и К-входам которого и второму входу четвертого элемента И-НЕ подключен инверсный выход первого ЭК- триггера Г 2 1.Однако известное устройство для преобразования кода цифрового сигнала обладает низкой помехоустойчивостью.Цель изобретения - повышение помехоустойчивости.Для достижения цели в устройство для преобразования кода цифрового сигнала, содержащее ЭК-тригге, Э - вход которого является входом устройства и через инвертор подключен к К-входу ЭК-триггера, С-вход которого является вторым входом устройства, а инверсный выход ЭК-триггера подключен к первому входу первого элемента И-НЕ, выход которого подклю. чен к первому входу элемента НЕ"ИЛИ, к второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемента И-НЕ, а выход элео мента НЕ-ИПИ подключен к С-входу выходного 3 -триггера, инверсный выход которого подключен кЭ -входу выходного В-триггера, введены первый, второй и третий 2 -триггеры, элемент ИЛИ-НЕ, элемент И, элемент ИЛИ и Т-триггер, к С-входу и В -входу которого подключены соответственно выход третьего элемента И-НЕ и выход элемента И, к первому входу которого и первому входу элемента ИЛИ-НЕ подключен прямой выход третьего Д-триггера, а выход Т-триггера под- . ключен к первому входу элемента ИЛИ, выход которого подключен к.второму входу второго элемента И-НЕ, а второй вход элемента ИЛИ объединен с входом инвертора,при этом к 3 -входу первого 2 -триггера и второму входу элемента ИЛИ-НЕ подключен прямой выход ЗК-триггера, С-вход которого объединен с С-входом второго Й-триг80 3 1 415 гера, с третьим входом элемента ИЛИ- НЕ первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого Р-триггера, С-вход которого объединен с С-входом третьего Р -триггера и является третьим входом устройства, а прямой выход первого Р -триггера подключен к второму входу третьего элемента, 1 О И-НК и Э -входу второго Э-триггера, прямой выход которого подключен к Р-входу третьего Р-триггера, третье-,входу третьего элемента ИЛИ-НЕ - и четвертому входу элемента ИЛИ-НЕ 15 выход которого подключен к второму входу первого элемента И-НЕ.На фиг. 1 представлена структурная электрическая схема устройства для преобразования кода циФрового сигна лау на фиг. 2 - временные диаграммы, поясняющие его работу.Устройство для преобразования кода цифрового сигнала содержит,инвертор 1, ЗК-триггер 2, первый 3, вто рой 4 и третий 5 Р -триггеры, первый 6, второй 7 и третий 8 элементы И-НЕ элемент ИЛй-НЕ 9, элемент И 10, Т- триггер 11, элемент ИЛИ 12, элемент НЕ-ИЛИ 13, выходной 2-триггер 14. ЗОУстройство дпя преобразования кода цифрового сигнала работает следущщим образом.На первый вход устройства подается информационный цифровой сигнал, подлежащий преобразованию. На второй35 вход устройства подается сигнал, рав. ный инверсной хронирующей частоте (фиг. 2 б). На третий вход устройства подается. сигнал прямой хронирующей частоты. 3 К-триггер 2, первый 3, вто-, рой 4 и третий 5 Э -триггеры, а также инвертор 1 осуществляют сдвиг информационного сигнала в общей сложности на два с половиной тактовых интервала (фиг. 2 а,в,г,д,е). Логический элемент ИЛй-НЕ 9 осуществляет выделение импульсов, соответствующих появлению информационного сигнала с нулевыми последовательностями С, начиная со второго тактового интервала (фиг.2 ж) . Первый логический элемент И-НЕ 6 обеспечивает устранения ложных импульсов, которые могут образоваться во время работы устройств на предельно допустимой скорости поступления информационного сигнала (фиг. 2 м). Третий логический элемент И-НЕ 8 предназначен для выделения импульсов (фиг2 и), соответствующих появлению информационного сигнала с единичной последовательностью. Логический элемент И 10 выделяет импульсы (фиг. 2 к), соответствующие появлению первого логического нуля после единичного потенциала в информационном сигнале С. На выходе Т-триггера 11 формируется сигнал,(фиг, 2 л), предназначенный для устранения четного импульса в последовательности в (фиг. 2 и).С помощью логического элемента ИЛИ 12 осуществляется окончательное формирование импульса запрета прохождения четной логической единицы (фиг.2 з). Второй логический элемент И-НЕ 7 на выходе имеет цифровой сигнал (фиг. 2 о) с искаженным четным импульсом. Логический элемент НК-ИЛИ 13 производит объединение потоков цифоовых сигналов с выхода первого логического элемента И-НЕ Ь (фиг. 2 и) и-с выхода второго логического элемента И-НЕ 7 (фиг, 2 о). Объединенный поток (фиг. 2 н) поступает с выхода логического элемента НЕ-ИПИ 13 на счетный вход Р -триггера, на выходе которого и появляется требуемый цифровой сигнал (фиг, 2 п). зТаким образом, устройство для преобразования кода цифрового сигнала обеспечивает высокую помехоустойчивость.