Устройство для исправления ошибок в кодовой комбинации

, 13БИВАЛИ)ПИЛ ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТВ.(56) Авторское свидетельство СССР 9 582564, кл. Н 04 Ь 1/10, 1976.Авторское свидетельство СССР В 944130, кл, Н 04 1 1/10, 1980. (54) (57) УСТРОЙСТВО ДЛЯ ИСПРАВЛВШИ ОШИБОК В КОДОВ 011 КОМБИНАЦИИ, содержащее первый ключ, последовательно соединенные блок обнаружения ошибок, второй ключ и элемент ИЛИ, а также первый накопитель, первьп, второй и третий сумматоры по модулю два, о т л и ч а ю щ е е с я тем,что, с целью обеспечения исправления ошибок любой кратности, в него введены счетчик адресов, первьп, второй и третий коммутаторы, второй накопитель, дополнительныесумматоры по модулю два, дополнительные блоки обнаружения ошибок и дополнительные ключи, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого является выходом устройства, а также дешифратор служебных слов, дешифратор номера ошибки и регистр сдвига, вход которого является входом устройства, а выходы разрядов соединены с входами дешифратора служебных слов, первый выход которого соединен с управляющим входом первого ключа, тактовый вход которого объединен с тактовым входом регистра сдвига и является входом тактовой частоты, второй выход дешифратора служебных слов соединен с управляющими входами первого и третьего коммутаторов, третийвыход - с первыми входами всех блоковобнаружения ошибок, четвертый выход - с входом счетчика адресов,тактовьпс вход которого соединен свыходом первого коммутатора, первыйвход которого является входом частоты считывания, второй вход первогокоммутатора соединен с выходом первого ключа и информационным входомвторого коммутатора, управляющийвход которого соединен с пятым выходом дешифратора служебных слов,первьп и второй выходы второго коммутатора соединены соответственнос тактовыми входами первого и второго накопителей, адресные входы которых объединены и соединены с выходомсчетчика адресов, выход последнегоразряда регистра сдвига соединен синформационными входами первого ивторого накопителей и первым входомтретьего коммутатора, второй входкоторого соединен с выходом второгонакопителя, выход первого накопителясоединен с первылш входами первого,второго, третьего и дополнительныхсумматоров по модулю два, вторыевходы второго, третьего и дополнительных сул)маторов по модулю двасоединены с выходами дешифратораномера ошибки, первьп и второй входы которого соединены соответственно с выходами введенного счетчикаошибок и первого сумматора по модулюдва, выход которого соединен такжес входом счетчика ошибок, выход торого сумматора по модулю два соеинен с вторыми входами второго ключ блока обнаружения ошибок, выходы1202057 20 третьего и допоЛнительных сумматоровпо модулю два соединены с вторымивходами дополнительных блоков обцаружеция ошибок и одними входами доИзобретение относится к электросвязи и может быть использовано ваппаратуре дискретной информации,Цель изобретения - обеспечениеисправления ошибок любой кратности.На чертеже представлена структурная электрическая схема устройствадля исправления ошибок в кодовойкомбинации.Устройство содержит регистр 1сдвига, дешифратор 2 служебных слов,первый ключ 3, первый коммутатор 4,второй коммутатор 5, счетчик 6 адресов, первый накопитель 7, второй накопитель 8, счетчик 9 ошибок, первый сумматор 10 по модулю два, третий коммутатор 11, дешифратор 12 номера ошибки, второй сумматор 13 помодулю два, третий сумматор 14 помодулю два, блок 15 обнаруженияошибок, дополнительные блоки 16 обнаружения ошибок, дополнительныесумматоры 17 по модулю два, второйключ 18, дополнительные ключи 19,элемент ИЛИ 20, 25Устройство для исправления ошибокв кодовой комбинации работает следующим образом,Принимаемая информация в видепоследовательности нулей и единицпроходит через регистр 1, которыйсовместно с дешифратором 2 служитдля распознавания служебных словв потоке кодированной информации иопределения их вида.Восстановление пораженной кодовойкомбинации в устройстве проводитсяв два этапа,На первом этапе производится накопление обоих повторений кодовойкомбинации в первом и втором накопителях 7 и 8 и подготовка к ее исправлению. Работу устройства удобно рассматривать с момента окончания служебного слова, определяющего началопервого повторения. В этот момент 45открывается первый ключ 3, а второй цолццтсльцых ключей, другие входыкоторых соединены с выходами соответствующих дополцительцых блоков обнаружения ошибок. 2коммутатор 5 устанавливается в таком положении, при котором тактовая частота поступает на тактовый вход первого накопителя 7, обеспечивая тем самым запись в него первого повторения кодовой комбинации. Одновременно тактовая частота поступает через первый коммутатор 4 ца счетчик 6, обеспечивающий последовательный перебор адресов ячеек первого и второго накопителей 7 и 8. На время приема служебного слова первый ключ 3 закрывается.После окончания служебного слова, определяющего начало второго повторения кодовой комбинации, второй коммутатор 5 переключается, обеспечивая запись второго повторения кодовой комбинации во второй накопитель 8 и считывание ранее записанной информации из первого накопителя 7. Одновременно с записью во второй накопитель 8, за счет того, что адресные входы первого и второго накопителей 7 и 8 подключены к одному и тому же счетчику б, происходит синхронное считывание первого повторения кодовой комбинации из первого накопителя 7 и побитное сравнение ее первым сумматором 10 (выполняющим в этом случае Функции схемы сравнения) с вторым повторением кодовой комбинации, поступающим на первый сумматор 10 через третий коммутатор 11, В результате сравнения в местах несовпадения битов первого и второго повторений кодовой комбинации первым сумматором 10 вырабатываются сигналы ошибок. Поскольку несовпадение одноименных битов в первом и втором повторениях кодовой комбинации не дает однозначного ответа, в каком из повторений возникла ошибка, далее производится следующее. Сигналы ошибки подсчитываются счетчиком 9. Номер ошибки дешифруется дешифратором 12, функциейз 1202 которого является выработка управляющих воздействий на второй, третий и дополнительные сумматоры 13, 14 и 17 (используемые в этом случае как управляемые инверторы) в соответствии с таблицей. Таблица истинности построена для 16-канального дешифратора номера ошибки,Таким образом, предпринимается попытка направления первого повторения кодовой комбинации (первое повторение выбрано произвольно; с точки зрения возможности восстановления кодовой комбинации оба повторения являются равноправными) путем инвер тирования битов, не совпадающих с одновременными битами второго повторения, причем охватываются все возможные варианты искажения первого повторения кодовой комбинации, что 20 неизбежно приводит к нахождению верного варианта исправления. Проверка правильности исправления кодовой комбинации производится блоками 15 и 16 обнаружения ошибок, являющими ся упрощенными вариантами декодера и реагирующим лишь на правильно принятую комбинацию.Таким образом, на первом этапе производится Фиксация канала, в ко- ЗО тором инвертирование битов в потенциальных местах возникновения ошибок привело к восстановлению данной конкретной кодовой комбинации. При этом открывается второй ключ 18 или со 35 ответствующий дополнительный ключ 19, подготавливая тем самым возможность прохождения восстановленной комбинации на выход.Вывод восстановленной комбинации 4 О по каналу, определенному на первом этапе, производится на втором этапе за время приема служебного слова, определяющего начало первого повторения очередной кодовой комбинации. С 45 этой целью после приема этого служебного слова первый ключ 3 закрывается, первый коммутатор 4 переключается на частоту выдачи (номинал частоты 057определяется временем приема служебного слова и максимально возможнымобъемом информации в кодовой комбинации), а третий коммутатор 11 подключает к входу первого сумматора 10выход второго накопителя 8, Частотавыдачи поступает на счетчик 6, управляющий считыванием информации изпервого и второго накопителей 7 и 8(при этом имеется в виду, что информация в накопителе хранится до техпор, пока в него не будет записанановая, и при многократном считываниине разрушается). Информация второгонакопителя 8 используется в этом случае для нахождения мест несовпадений с целью выработки сигналов оши"бок в процессе синхронного считывания комбинации первого и второго повторений из первого и второго накопителей 7 и 8. При этом первое повторение кодовой комбинации, проходячерез сумматоры 13, 14 и 17, подвергается тем же управляющим воздействиям, что и на первом этапе, т,е.производится повторное восстановление комбинации с тем отличием, чтона этом этапе оказывается открытымвторой ключ 18 или один иэ дополнительных ключей 19 пропускающий восЭстановленную комбинацию через элемент ИЛИ 20 на выход.После окончания служебного слова 1 на блоки 15 и 16 обнаружения ошибки поступает импульс сброса, и процессвосстановления очередной кодовой комбинации повторяется,Сброс счетчика 6 производится как в начале, так и в конце каждого служебного слова.Число каналов устройства зависит от суммарного числа ошибок, могущих возникнуть в обоих повторениях кодовой комбинации, и определяется достоверностью передачи информации в системах связи, в которых планируется работа устройства, и максимального объема информации в кодовой комбинации,1202057 Входы дешифратора 12 Выходы дешифратора 12 Сигнал ошибки Выходысчетчика 9 о2 2 2 3 4 5 6 7 8 910111213 41516 0 1 О 1 О 1 00 1 О 1 О 1 0 О 01 0 О 1О 0 1 1 0 0 1 1 0 0 О 0 1 1 1 1 0 0 О 0 1 1 1 1 0 0 0 0 О О 0 0 1 1 1 1 1 1 1 1 О 0 0 О 0 О 0 О О 0 0 О 0 0 0 0- при любом сигнале на входе. Составитель Н, ЛебедянскаяТехред Л,Бойко Корректор А. Тяско Редактор М, Цицика Подписное Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Заказ 8105/60 Тираж 871 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Иосква, Ж, Раушская наб д, 4/5