Логический анализатор

СОЮЗ СОНЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 03 М 13/О ГОСУД АРС кств и У 25ственонной ечет я паче а 12 п, после- ный е объедиедицин -ошибок любои длины, кроме видгде- натур;1 льное число, вдовательностях любой длины.га в анализатор введены двоисчетчик 1 и счетчик-делительтри. Логический анализатор тсодержит логический элементсумматор 4 по модулю два, реиндикатор б и выходные клеммПрименение логического анали В.И. Луценко,Щибря8)тель СССРК 13 1984,ство /32,АЛИЗАТ ОР .осится к использо роной та цифения яирем ь изобр опро 1 ил иагности НОЙ НОМИТЕТ СССР ТЕНИЙ И ОТНРЫТИЙ(71) Научно-проиэводнение по радиозлектрской аппаратуре;,ЯО 124309 неисправностеи цифровых устр Достигается цель путем выявл изолированных ошибок в любом ном количестве бит и выявлен позволяет повысить достоверн агностики неисправностей циф устройств, например ЗВМ, мик цессорных систем и др. 1 таб 2 накжеИ 3,истр 5,7-9.аторасть диовых1243099 Такт Проверяеиая последовательность торые входы сумма- тора 4 32 С пачкой Исходная Выходы сумматораВход Выходы регистра Вход 11 5 4 3 2 5 4 /3 2 10 0 0 1 1 1 0 О О 1 1. О 0 О 1 1 1 О 2 О 0 1 0 1 О О О 1 1 О О 0 0 1 1 0 0 3 О О 1 1 1 О О О 1 О О О О ОО О 1 О 0 О О 0 О О О 4 О 1 0 1 1 1 О 1 О О О 1 О 1 О 1 0 О О 1 О О 5 0 1 1 О 1 1 0 О 11 О 01 1 0 0 6 0 10 0 0 0 1 1 1 1 1 7 1 0 0 1, 1 О 1 1 1 0 1 1 1 1 0 0 0 О В 1 О 1 0 1 О 1 О О 1 0 0 0 1 1 О 1 0 О О О 0 0 1 О 1 1 О 1 1 1 1 1 1 0 О 1 11 1 1 1 0 1 О 0 О О 0 1 1 1 1 0 О 1 0 1 1 1 1 О 0 1 1 0 0 0 1 1 0 0 0 12 1 1 1 13 0 О 0 1 1 1 0 О О 0 0 О 0 0 14 О 0 1 0 1 0 0 О 1 О 1 0 0 0 0 0 0 1 15 0 О 1 1 1 1 0 О 1 1 1 1 1 1 1 О 0 1 0 1 1 О 0 О 1 1 .0 0 1 1 16 0 1 0 1 0 1 1 О 0 О ОО 0 0 0 1 1 1 0 1 1 17 1 О О 1 10 О 0 О О 1 00 1 Изобретение относится к цифровой4 гехнике и может быть использованодля наладки контроля и ремонта цифровых устройств.Цель изобретения - повышение достоверности диагностики неисправностей цифровых устройств путем выявления изолированных ошибок в любом нечетном количестве бит и выявленияпачек ошибок любой длины, кроме ви- Ода 12 п, где й - натуральное число, впоследовательностях любой длины.На чертеже представлена)функциональная схема анализатора.Логический анализатор содержит 15двоичный счетчик 1, счетчик-делительна три-два, элемент 2 И 3, сумматор 4по модулю два, регистр 5, индикатор6 и входные клеммы 7-9,Первая входная клемма 7 логического анализатора соединена с входамиустановки нуля двоичного счетчика 1,регистра 3 и входом начальной установки счетчика-делителя на три-два,выходы которого подключены к вторымвходам двух разрядов сумматора 4 помодулю два, второй вход одного изразрядов сумматора 4 по модулю дваподключен к уровню логической единицы,выходы двоичного счетчика 1 соединеныс вторыми входами остальных разрядовсумматора 4 по модулю два. Первые входы разрядов сумматора 4 по модулю двасоединены с входами индикатора 6 ивыходами регистра 5, информационныевходы которого соединены с выходамисумматора 4 по модулю два. Входсинхронизации регистра 5 подключенк выходу элемента 2 И 3, первый входкоторого соединен с второй входнойклеммой 8 логического анализатора исчетным входом счетчика-делителяна три.-два, второй вход элемента 2 И3 соединен с третьей входной клеммойТакт Проверяемая последовательность Исходная вбок пачкой 111 ход Выходысумматор нстра 2 4 3 2 1 1 О О вестное выявляе строиство и, кроме того,ошибки в нечетном количествнение резуль в регистра дл последовател несовпадение, ичие. ошибок. Ср выход бочнобит и пачки ошибок в пос азывает т ет их довательностяхвиДа 12 11. и длны,н При подключении извест кого анализатора к про ройству, в случае нали ечетном количестве бит го логиИспытани предла ора, п заломи показ ч еряемому ия ошибо или пачк ра не от 1 Е ДЛЯстройствего пришибки в еден ого анализ естировани процессор У в ю ц чт ок, показания индикат ть о воляе ыя бокаэабок в аличиибит или и и тем самымь диагностики чки еств правильного,агаемый логиче тся иств неисправностеи цифровых унапример ЭВИ, микропроцессистем и др рны бла т такими ж ствами, как и иэв.чаются от пра нии предлагае ния индикатор нечетном коли ошибок отлича Таким образом кий аналиэато обнаруживающи 1 О О 1 О ируюШих состояни исходной и оши- остей показыванечетном количествошибок в последовадлины, кроме видаповысить достоверн аемого логичес243099 4два будет равно 5 и исходная (эталонная) последовательность будет длиной20 бит: 1001110110100010100. Введемпачку ошибок длиной 8 бит, начинаяс 4: 1001110111011010001, и ошибкив З-й, 4-й и 7-й биты:10011101101001100101,9 логического анализатора. Счетныйвход двоичного счетчика 1 соединенс одним из выходов счетчика-делителя Перед началом работы импульсомна входной клемме двоичный счетчик 1и регистр 5 устанавливают в положение"0", а счетчик-делитель на три-два -в положение "1". Проверяемую последовательность подают на входнуюклемму 9, На входную клемму 8подают синхроимпульсы, синхронизирующие каждый разряд последовательности. По переднему фронту происходит запись в регистр 5, а по заднему - переключение счетчика-делителя на три-два,П р и м е р. Пусть число разрядоврегистра 5 и сумматора 4 по модулю,1 роэаряамх посладоватаиьиоств С еаибками в трех битвх ошибок Выходцы ув истраСостояния вторых входов и выходов 10 сумматора 4 по модулю два и выходоврегистра 5 при проверке исходной иошибочной последовательностей длякаждого такта работы логическогоанализатора приведены в таблице, причем состояния выходов регистра 5приведены для момента времени послеокончания синхроимпульса соответствующего такта, а состояния выходов ивходов сумматора 4 по модулю 20 два - для момента между передним и задним фронтами синхро- импульса:роперяемая последовательность С ошибками в трех битах ошибок Выходы регистраВыходы Вход Выходырегистра Выхопысумматора 4 325,4 3 2сумматора 5 4 Э 25 1 О О 1 9 О 1 1О 1 О 1 1 О О 1 1 1 1 11 О 1 О ОО 1 О 1 О 1 1 О 1 1 1 реа ультирукнцив состояния .Составитель А.ОрловТехред О.Сопко Корректор О,ЛУговаЯ Редактор М.Дербак Заказ 3716/55 Тираж 816 ПодписноеВНИИПИ Государственного .комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 Формула изобретения цифровых устройств, в него дополнительно введены двоичный счетчик иЛогический анализатор, содержащий счетчик-делитель на три, причем регистр, многоразрядный двухвходовый О счетный вход счетчика-делйтеля на три сумматор по модулю два, первые входы соединен с второй входной клеммой разрядов которого соединены с выхо- логического анализатора, а его выдами регистра, а выходы - с информа- ход - с вторыми входами двух разрядоВ ционными входами регистра, вход ус- сумматора по модулю два, второй вход тановки мО" которого соединен с пер- одного из разрядов которого подключен вой входной клеммой логического анали. к уровню логической "1", вход начальзатора, индикатор, соединенный с вы- ной установки счетчика-делителя на три ходами регистра, и элемент 2 И, входы соединен с первой входной клеммой локоторого соединены с второй и третьей гического анализатора и, входом входными клеммами логического анали- ЗО установки мОм двоичного счетчика, затора, а выход - с входом синхрони- выходы которого соединены с вторыми . зации регистра, о т л и ч а ю щ и й - входами остальных разрядов сумматора с я тем, что, с целью повышения дос- по модулю два, а счетный вход двоичтоверности диагностики неисправностей ного счетчика соединен с одним из выходов счетчика-делителя на три,