Декодирующее устройство

Номер патента: 1115226

Авторы: Ибрагимов, Казанский, Косолапов, Широков

ZIP архив

Текст

(21 (22 46 занскии Ленин оустой дачи т Энерг ням(54) (держащсоеди о х с вход блок з твуюравол ля, выхвым вхды котными в ации ючео льные ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) 1.Юргенсон Р,И. Помевость цифровых систем перметрической информации.Л.1971, с.186-188.2.Авторское свидетелМ 785993, кл. НОЗ К 23/34) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО,сое блок фильтров, вход которого н с входной шиной, а выходы - ми блока синхронизации и через прета с входами счетчика контибок и первого преобразоватеоды которого подключены к пер- . дам блока элементов ИЛИ, выхорого соединены с последователь- одами блока памяти, последовавыходы которого подключены к вторым входам блока элементов ИЛИи входам элементов И, параллельныевыходы блока памяти соединены с входами декодера, разрешающий вход которого подключен к выходу счетчика контроля ошибок, а выходы соединены свыходными шинами, первый, второй итретий выходы блока синхронизациисоединены соотвественно с входами разрешения счетчика контроля ошибок иэлемента И и с тактовым входом блока памяти, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности, в устройство введены соединенныепоследовательно блок сумматоров,элемент памяти, второй преобразователь и коммутатор, причем выходы перво преобразователя подключены к пе входам блока сумматоров, вторые ды которого соединены с соответ щими выхода элемента памяти, уп ляющий вход которого подключен четвертому выходу блока синхрон при этом выходы коммутатора под ны к третьим входам блока элеме ИЛИ, а разрешающий вход соедин с выходом элемента И.Изобретение Относится к импульсной технике и может быть использовано при передаче и обработке информации,Известно устройство декодирования троичного кода, содержащее блок фильтров сигнальных признаков, блок синхро. низации, блок взаимного запрета два декомбинатора и блок элементов ИЛИ Г 11Недостаток данного устройства -невысокая надежность работы из-за большого объема оборудования.Наиболее близким по технической сущности к изобретению является декодирующее устройство, содержащее блок 5 фильтров, вход которого соединен с входной шиной, а выходы - с входами блока синхронизации и через блок запрета с входами счетчика контроля ошибок и первого преобразователя, выхо ды которого подключены к первым входам блока элементов ИЛИ, выходы которого соединены с последовательными входами блока памяти, последовательные выходы которого подключены к вто 25 рым входам блока элементов ИЛИ и входам элемента И, параллельные выходы блока памяти соединены с входами декодера, разрешающий вход которого подключен к выходу счетчика контроля 30 ошибок,а выходы соединены с выходными шинами, первый, второй, и третий выходы блока синхронизации соединены соответственно с входами разрешения счетчика контроля ошибок и элемента И и с тактовым входом блока памяти 23Недостатком известного устройства является невысокая надежность функционирования, обусловленная невозмож ностью коррекции искаженного сигнального признака кода и большим числом оборудования.вЦель изобретения - повышение надежности устройства. 45Поставленная цель достигается тем, что в декодирующее устройство, содержащее блок фильтров, вход которого соединен с входной шиной, а выходы -с выходами блока синхронизации и через блок запрета с входами счетчика контроля ошибок и первого преобразователя, выходы которого подключены к первым входам блока элементов ИЛИ, выходы которого соединены с последователь 45 ными входами блока памяти, последовательные выходы которого подключены к вторым входам блока элементов ИЛИ и входам элемента. И 1 параллельные выходы блока памяти соединены с входами декодера, разрешающий вход которого подключен к выходу счетчика контроля ошибок, а выходы соединены с выходными шинами, первый, второй и третий выходы блока синхронизации соединены соответственно с входами блока разрешения счетчика контроля ошибок и элемента И и с тактовым входом блока памяти, введены соединенные последовательно блок сумматоров, элемент памяти, второй преобразователь и коммутатор, причем выходы первого преобразователя подключены к первым входам блока сумматоров, вторые входы которого соединены с соответствующими выходами элемента памяти, управляющий вход которого подключен к четвертому выходу блока синхронизации, при этом выходы коммутатора подключены к треть им входам блока элементов ИЛИ, а разрешающий вход соединен с выходом элемента И.На чертеже представлена функциональная схема предлагаемого декодирующего устройства.Устройство содержит блок 1 фильтров,блок 2 запрета, блок 3 синхронизации,блок 4 памяти, декодер 5, блок 6 сумматоров, первый преобразователь 7,элемент 8 памяти, второй преобразователь 9, коммутатор 10, счетчик 11контроля ошибок, элемент И 12, блок13 элементов ИЛИ, входную (вход) 14и выходные 15 шины (выходы).Вход 14 устройства подключен к входу блока 1 фильтров, выходы которогоподключены к входам блока 3 синхронизации и блока 2 запрета, выходы которого соединены с входами счетчика11 контроля ошибок и первого преобразователя 7. Выходы первого преобразователя 7 подключены к первымвходамблока 13 элементов ИЛИ, выходы которого соединены с последовательнымивходами блока 4 памяти, соответствующие последовательные выходы которогоподключены к вторым входам блока 13элементов ИЛИ и .входам элемента И 12.Параллельные выходы блока 4 памятиподключены к информационным входамдекодера 5,разрешающий вход которогосоединен с выходом счетчика 11 контроля ошибок,Первый, второй и третий выходы блока 3 синхронизации подключены соответственно к разрешающим входам счет3 1115чика 11 контроля ошибок элемента И2 и к тактовому входу блока 4 памяти . Блок 6 сумматоров, элемент 8 памяти, второй преобразозатель 9 и коммутатор 1 О соединены последовательно,причем выходы первого преобразователя 7 подключены к первым входам блока 6 сумматоров, вторые входы которого соединены с выходами элемента 8памяти, управляющий вход которого 10подключен к четвертому выходу блока3 синхронизации. Выходы коммутатора10 подключены к третьим входам блока 13 элементов ИЛИ, а разрешающийвход - к выходу элемента И 12,15Блок 6 сумматоров представляет собой набор суюаторов, предназначенных для йоследоватльного суммирования по модулю Кчисел, которые соответствуют номерам сигнальных признаков кода. На элементе 8 памяти реализуется последовательное суммирование по модулю К. Вычисление суммыпроизводится числом, которое является дополнением к числу К, Для вычисления прямого числа исполвзуетсявторой преобразователь 9.Устройство работает следующим образом.На вход блока 1 фильтров сигнальныхЗОпризнаков поступает кодовая комбинация шины 14, подлежащая декодированию.Элементы кодовой комбинации выделяются блоком 1 фильтров и поступают навходы блока 3 синхронизации и блока 2запрета, С (К) - выходов блока 235запрета импульсы первым преобразователем 7 преобразуются в двоичный кодс номером принятого сигнального признака и через блок 13 элементов ИЛИзаписываются в блок 4 памяти. В блоке ОфО6 сумматоров производится последовательное вычисление суммы по модулюКпоступающих двоичных чисел, Промежуточный результат суммы записывает 45ся в элемент 8 памяти в моменты времени поступления импульсов с блока 3226 4синхронизации. С выхода элемента 8памяти результат суммы по модулю К в дополнительном к (К)коде поступает на вход первого преобразователя9, который вычисляет сумму по модулю(К) в прямом коде,При одиночной ошибке в коде полученное число является номером искаженного сигнального признака кода. Местоошибки в коде определяется элементомИ 12, который формирует импульс навходе коммутатора 10. По данному сигналу коммутатор 10 осуществляет восстановление искаженного элемента,кода в блоке 4 памяти, В случае уничтожения двух или более сигнальных признаков кода сбрасывает счетчик 11 контроля ошибок и не разрешает производить общее декодирование декодером 5.После окончания приема кода блок 3синхронизации по третьему выходу осуществляет тактирование блока 4 памяти.В случае одиночной ошибки в коде вблоке 4 памяти находится значение "0"сигнального признака, которое обнаруживается элементом И 12 на очередном тактовом импульсе блока 3 синхронизации,В этом случае импульс с выхода элемента И 12 поступает на управляющийвход коммутатора 10, который производит коррекцию искаженного сигнального признака. После и тактов блокасинхронизации 3 происходит восстановление информации в блоке 4 памяти.Импульс с первого выхода блока 3 синхронизации, который поступает на входсчетчика 11 контроля ошибок, осуществляет декодирование принятой кодовойкомбинации на декодере 5,Таким образом, введение блока сумматоров, элемента памяти, второго преобразователя и коммутатора позволяетпроизвести обнаружение и коррекциюодиночной ошибки в кодах с основанием больше двух, что повышает надежность функционирования декодирующего устройства.

Смотреть

Заявка

3441029, 18.05.1982

ЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. И. УЛЬЯНОВА

ИБРАГИМОВ АЛИМ САЛИМОВИЧ, КАЗАНСКИЙ СЕРГЕЙ СЕРГЕЕВИЧ, КОСОЛАПОВ АЛЕКСАНДР ВАСИЛЬЕВИЧ, ШИРОКОВ ВЛАДИМИР ВЛАДИМИРОВИЧ

МПК / Метки

МПК: H03M 13/05, H03M 5/18

Метки: декодирующее

Опубликовано: 23.09.1984

Код ссылки

<a href="https://patents.su/4-1115226-dekodiruyushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Декодирующее устройство</a>

Похожие патенты