H03K 19/00 — Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход

Номер патента: 645280

Опубликовано: 30.01.1979

Авторы: Махарадзе, Сургуладзе

МПК: H03K 19/00

Метки: инвертор, логических, транзисторно-транзисторных, элементах

...обрВ момент включения питания, евходную шину 13 не подано управлянапряжение, транзистор 1 заперт, а нзу транзистора 7 подается запирающилевой потенциал, Емкость нагрузкижается через резистор 10 и транзистоткрытое состояние которого поддержется током, поступающим в базу тратора 5 через резистор 3 от источниктания, При этом диод 8 заперт, так каанод оказывается под отрицательнымтенциалом по отношению к катоду.После заряда емкости нагрузки наде 9 устанавливается высокий потенциЗО если нагрузка не имеет активной со3ляющей, схема практически не потребляетмощности.При поступлении на входную шину 13положительного импульса транзистор 1 отпирается, и потенциал его коллектора начинает уменьшаться. Наступает момент,когда переходы эмиттер -...

Номер патента: 661802

Опубликовано: 05.05.1979

Авторы: Дуб, Раков, Турсунбаев

МПК: H03K 19/00

Метки: многозначный, потенциальный, универсальный, элемент

...напряжения, Трапецеицальная передаточная характеристика отдельно взятого каскада 1 определяет пять значений уровня квантования,Отклик на входное напряжение во всех каскадах 1 производится одновременно, поэтому процесс преобразования осуществляется за один такт и не зависит от значений входного напряжения,Выходное напряжение каскадов 1 через схему 5 поступает на вход схемы б, работа которой опнсывается следующим. выражением: О при хх,О)1 при Б)ОЗнак первой производной трапецеидальной характеристики, формируемой 3-м каскадом 1, определяется 3-й схемой 4 в соответствии со следующим выражением:Й О) 1 при ) ОПвк 1 Й 0 О при. - = О Й рьк а Ф О при -- =О В 4 Лвка ц 1 1 прио )вк где О - напряжение на выходе. 3-го каскада 1.Номер участка...

Номер патента: 663111

Опубликовано: 15.05.1979

Авторы: Гермаш, Морозов, Спириденко, Филиппов

МПК: H03K 19/00

Метки: динамический, элемент

...без пропускафаз, в частности с 1-того элемента на (+1).ный20 элемент, происходит в моменты времени 6, 7(см, фиг. 2), то передача информации с пропуском фаз охватывает добавочно интервалы 8, 1,поэтому для увеличения напряжения логическойединицы при работе элементов с пропуском фа 2 зь 1, например с Иого элемента на (+2)-ный элемент, необходимо подключить два конденсатора10 и 11.Введение дополнительных конденсаторов обес.печивает повышение напряжения логической еди 30 ницы, благодаря чему увеличивается помехоэащищен 11 ость элемента,Формула изобретения Динамический элемент, состоящий из параллельно включенных зарядного и логического МДПтранзисторов, стоки которых и затвор зарядноготранзистора подключены к шине первой фазы, аистоки...

Номер патента: 686146

Опубликовано: 15.09.1979

Авторы: Мищенко, Семашко

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...равнозначности 1, 2 и 3 и элемент 4 И. Первые входы элементов 1 и 2 соединены с управляющими шинами 5 и 6, а вторые входы - с информационными шинами 7 и 8 соответственно, а выходы через элемент 4 И подключены к первому входу элемента 3 равнозначности, второй вход которого соединен с управляющей шиной 9, а выход - с выходной шиной 10. При этом элементы 1, 2, 3 и 4 выполнены на МОП-транзисторах. Многофункциональный логический элементработает следующим образом.На управляющие шины 5, 6, 9 элементов 1,2, 3 равнозначности подают набор управляющихсигналов и одновременно на информатпвищыешины 7 и 8 элементов 1 и 2 равноэначности -информационные сигналы в виде двоищаах кодов обрабатываемой информации.В зависимости от сигналов, постушпощих...

Номер патента: 708512

Опубликовано: 05.01.1980

Автор: Кабанов

МПК: H03K 19/00

Метки: мдптранзисторах, согласующее

...на выходе второго инвертораравно напряжению питания, а ххапряжеиие,на выходе первого инвертора соответству. ет нулевому уровню, Транзистор 6 ожрьхт,При поступлении на вход 9 сигнала, 55уровень которого соответствует напряжению, логического нуля и управляющих сигнаджна хцины 10 и 11, транзистор 7 Ъакрыва 1 ется, а транзистор 8 открывается и напряжение на входе первого инвертора понижается, Величина напряжения на входе первого инвертора определяется соотношениемсопготивлеххий транзисторов 6 и 8, которое выбирается таким, чтобы величина напряжения на входе первого инвертора былапри атом ниже напряжения переключенияНапряжение на выходе первого инвертораповышается до напряжения питания, а напряжение на выходе второго инвертора понижается до...

Номер патента: 718928

Опубликовано: 29.02.1980

Авторы: Мищенко, Семашко

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...образом.На входные шины 7, 8, 9 элемента поступает набор управляющих сигналов в соответствии с алгоритмом управления, приведенным в таблице. При этом, например, при поступлении на входные шины 7, 8, 9 набора управляющих сигналов, равных константе 1 (шины 7, 8, 9 подключены к ши718928 3 Значения управ; ляющих сигналов на входахХ 1 Х 2 йе 1), на выходе элемента 3 оказывается сигнал константа 0, который одновременно с сигналами на входных шинах 8, 9 поступает на входы элемента 4 равнозначности, с выхода которого сигнал, равный 0, попадает на вход усилителя 5. Следовательно, на выходе 10 элемента при рассматриваемом наборе управляющих сигналов реализуется логическая функция константа 0, Одновременно на выходе 11 появляется сигнал,...

Номер патента: 736376

Опубликовано: 25.05.1980

Автор: Гончаров

МПК: H03K 19/00

Метки: согласующее

...транзистора 1 подключена к катоду диода 4, при отрицательной полярности входного сигнала транзисто 73637615 ры . к 2 р и р типа и база транзистора 1 подключена к аноду диода 4.В зависимости от требуемой полярности выходного сигнала меняется типпроводимости транзисторов усилителя 511 и 12 ( и 27), транзисторов амиттерного повторителя 20 и 21, полярность подключения диода 24 и полярность напряжения шины питания 15, которая должна совпадать с полярностьювыходного сигнала.Если выходной сигнал отрицательный,то усилитель и второй эмиттерный повторитель выполняются на транзисторахр-и-р .типа, к базе транзистора 20 подключается анод диода 24 если выходнойсигнал положительный, то усилитель ивторой эмиттерный повторитель выполня"ются на...

Номер патента: 743200

Опубликовано: 25.06.1980

Автор: Кармазинский

МПК: H03K 19/00

Метки: состояниями, тремя, элемент

...информационного сигнала, а егозатвор - к шине 15 инверсного управляющего сигнала, второй вывод транзистора 23 подключен к шине 15 инверсногоуправляющего сигнала, а его затвор кшине 16 информационного сигнала,На фиг. 3 первая группа дополнительно введенных транзисторов содержит дваР -канальных транзистора 24, 25 и Иканальный транзистор 26, первые вь."воды которых подключены к затвору транзистора 2 ключа-усилителя, вторые выводы трянзистсров 24 и 25 подключенык шине питания 5, а транзистора 26 -к шине 12 управляющего сигнала, затворы транзисторов 25, 26 подключенык шине 16 информационного сигнала, а 5затвор транзистора 24 - к шине 15 инверсного управляющего сигнала, втораягруппа транзисторов содержит двя Д-канальных транзистора...

Номер патента: 771874

Опубликовано: 15.10.1980

Авторы: Зуб, Семенович

МПК: H03K 19/00

Метки: выходное

...к затвору второго передаточного транзистора 13, включенного между выходом парафазного каскада 7 и инверсными входами парафазных каскадов 2 и 9. Парафазный каскад 7 включен между шиной 12 и общей шиной 4, Выход парафазного каскада 9 подключен к прямому входу парафазного каскада 2, а выход парафазного каскада 2 - к выходной шине 14.Устройство работает следующим образом.Если на входную шину 5 поступает напряжение логического "О", то во время действия тактового сигнала на шине 8 через транзистор б на прямой вход парафазного каскада 7 передается напряжение логического "О". В это время с выхода инвертора 1 на инверс ный вход парафазного каскада 7, на прямой вход парафазного каскада 9 и на первую обкладку МДП-конденсатора 11 поступает...

Номер патента: 790327

Опубликовано: 23.12.1980

Авторы: Еремин, Стоянов, Сухоруков, Хорошунов

МПК: H03K 19/00

Метки: логических, уровней

...12 подключен к входной шине 15. Второй вывод дополиителЬ- ногорезистора 10 соединен с кол- лектором переключающего транзистора 14 и с базой разрядного транзистора 9. Эмиттеры переключающего 14 и разрядного 9 транзисторов подключены, к шине б нулевого потенциала.Преобразователь логических уров ней работает следующим образом.Когда на входную шину 15 полается равный 2,3-.3 В уровень логической "1", подлежащий преобразованию в высОкий уровень напряжения. Ток через входной резистор 13 и цепь база-коллектор входного транзистора, 12 (инверсное включение входного транзистора 12 ) втекает в базы уп 40 5 10 3 20 25 ЗЗ 45 0 60 65 равляющего транзистора 1 и переключающего транзистоРа 14 управляющий1 и переключающий 14 транзисторы открываются....

Номер патента: 803106

Опубликовано: 07.02.1981

Автор: Абрамов

МПК: H03K 19/00

Метки: логический, элемент

...наличиемили отсутствием доменов в канале продвижения. Домены, поступающие на вход верхнего входного канала 2, в соответствии снаправлением вращения вектора управляю 10щего поля Нр, через позиции А, Б, В поступают в позицию Г.Если в момент поступления ЦМД в позицию Г канала 2 в позицию Г аппликации8 не поступает домен (подан О на входканала 3), то домен канала 2 беспрепятственно проходит в позицию Г выходного канала 5 и далее по позициям А, Б, В выходного канала 5 поступает на его выход.Следовательно, в случае, когда на вход ЛЭ(вход канала 3) подан 0, на его выходе(выход канала 5) образуется ,Если в момент поступления домена в позицию Г канала 2 в позицию Г аппликации8 также поступает домен (подананавход ЛЭ), то за счет...

Номер патента: 813785

Опубликовано: 15.03.1981

Автор: Кушнер

МПК: H03K 19/00

Метки: или-иили-не-и, логический, элемент

...137 ВЬ Формула изобретения аказ 83 б/80 Тираж 988 Подписное илиал ППП "Патент",г,ужгород,ул.Проектная,.4 Б исходном состоянии на входыэлемента подаются сигналы "О" ,нысокий уро,вень напряжения), В этомслучае все эмиттерно-базовые переходы МЭТ 1 открыты, и сигнал "О",уменьшенный вследствие потерь наМЭТ, передается на вход переключателя тока, транзистор 2,которого открыт, а транзистор 3 закрыт, Сигнал"1" с коллектора транзистора 2 передается на выход через МЗТ 9. Приэтом на резисторе 12 от тока, протекающего от общей шины через резистор 11, создается падение напряжения,соответствуюцее потерям сигнала наМЗТ 1 входного логического элемента ИЛИ и на МЭТ 9 выходного эмиттерного повторителя, пои этом на эмиттерах МЭТ 9 формируется...

Номер патента: 813786

Опубликовано: 15.03.1981

Авторы: Губарев, Струков, Хатунцев

МПК: H03K 19/00

Метки: вычислительнойструктуры, однородной, элемент

...транзисторы 9 и 10 зак 813786рываются и Функциональный параметрон возбуждается, В том случае, если на вход видеоимпульсное напряжение не поступает, то вне зависимости от того, какие потенциалы поданы на входы 16 и 17 и 15 элемент однородной вычислительной структуры выполняет ."1. Функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на один из прямых входов (выходов) 14.1-14.М поступает сигнал, а выходной сигнал снимается с другого прямого выхода.2. Логическую операцию НЕ, когда на один из входов 14,1-14.М поступает сигнал, а выходной сигнал снимается с одного из инверсных выходов 14.М+1-14 Н или, когда входной сигнал поступает на инверсный вход параметрона, а снимается с прямого3. Мажоритарную...

Номер патента: 813787

Опубликовано: 15.03.1981

Авторы: Артюхов, Копейкин, Николаев, Храпко, Шалыто

МПК: H03K 19/00

Метки: логическиймодуль, многофункциональный

...многофункционального логического модуля.Схема устройства содержит трехвхо;., довый элемент ИЛИ 1, входы которого соединены с первой 2, второй 3 и третьей 4 входными шинами, двухвходовый элемент ИЛИ 5, выход которого подключен к выходной шине 6, трехвходовый элемент И 7, входы которого соединены с входами трехвходового элемента ИЛИ 1, а выход подключен к одному из входов двухвходового элемента ИЛИ 5, другой вход которого соединен с выходом двухвходового элемента И 8, один из входов которого подключен к выходу трехвходового элемента ИЛИ 1, а другой вход соединен с четвертой входной шиной 9.Функционирование многного логического модуля813787 Формула изобретения 1 х М хЧ х 3Ох,ххх 3 (х / х ) х 3 1 О2хЭ х 1 хтМ хзх - (хМ х 2)х, /хх1 хМ х15Ох...

Номер патента: 813789

Опубликовано: 15.03.1981

Автор: Фурсин

МПК: H03K 19/00

Метки: логическая, схема

...и-р-и-транзисторОВ 2 повторому коллектору Выбираются покрайней мере В 3-ра 3 бОльше козфф- циентов усиления Гереключдощих"-т-П-транЗисторов 2 по п(зрвот(у к(-,т лектору, Роль Генератсров тока 34 в предлагаемой логической с(етеподобнО известным ннжехЦИОнным с:.(д -Мам ВЫПОЛНЯЮТ - Р - ( - ТРаНЗИтСТОРЬ ИХколлекторы соединены с базами пс.Геключающих и-Р-и-транзисторов 2, д базы соединены либо с шиной ,у:еэс с -.:-,+ ПОТЕНЦИаЛа т ЛибО С СТОЧНИКСт О(.О;:т- НОГО НаПряжЕНИя (В ПОСТЕД.(Ет, Су Ч;: - .(гбыстрОДейстВИЕ лОГИЧЕ(КОЙ схе";:ы ,"к" СИМаЛЬНО), 3 г(ИТТЕРЫ ВСЕХ -В-и-:Р,. эисторов подключаются н(:то-.: в :п(упрямого смещения.Предлагаемое устройство работа(ртследующим образом.если нормальные коэффициенты усиления по току транзисторов 1 и...

Номер патента: 828415

Опубликовано: 07.05.1981

Авторы: Галяс, Пащенко, Фролов

МПК: H03K 19/00

Метки: логическиймодуль, многозначный, универсальный

...к функциональному входу 28 универсального логического модуля, а настроечные входы являются одновременно настроечными вхоами 28 - 37 модуля.На фиг. 4 представлена структурная схема ячейки тпехзначногс чнивепсального логического модуля, обладающей одним выходом 42, одним функциональным 43 и трем я настроечными 44 - 46 входами ц состоящей из после,овательно включенных черсдуоцихся мс 5 кду сОбОЙ элементов слокения и элементов умножения 47 - 50, выполняющих логические функции сложения иумножения в конечном поле ОР(3).Функциональный вход 43 подключен кООдному из двух входов элементов умножения 48 и 50, настроечные входы 44 и 45 -к одному из двух входов элементов сложения 47 и 49, настроечный вход 49 подключен ко второму входу элемента...

Номер патента: 832724

Опубликовано: 23.05.1981

Авторы: Белкин, Герасимов, Марков

МПК: H03K 19/00

Метки: логическое

...содержит также блок 11 реверсивного продвижения ЦИД.Устройство работает следующим образом.В режиме ввода код числа, начинаясо старшего разряда, с шины 10 вводавывода через узел 2 ввода-вывода ипереключатель 8 подается в сдвиговыйрегистр 3, .при этом ЦМД, несущие код32724 4 10 15 2 О 25 зо 35 40 45 50 55 предыдущего числа, продвигаются через сумматор 4 и датчик 5 считывания на управляемый аннигилятор 7, где уничтожаются При этом на управляюгщий вход аниигилятора 7 с шины 9 управления поступает сигнал режима ввода. Количество циклов продвижения при вводе и контроле, т,е. разрядность регистра Зи тактовая задержка сумматора 4, датчика 5 считывания, аннигилятора 7 и переключателя 8 определяется разрядностью вводимого кода. В режиме...

Номер патента: 834919

Опубликовано: 30.05.1981

Автор: Фурсин

МПК: H03K 19/00

Метки: логическое, многовыходное

...проводимости, дополнительные коллекторы транзистора 4 второго типа проводимости псаключены к выходам 6 устройстваУстройство работает следующим образом.Пусть транзистор 1 первого типа проводимости выполнен в виде р-П-р транзистора, транзистор 4 второго типа проводимости - в виде и-р-и транзистора, первая шина 2 питания834919 формула изобретения НИИПИ Заказ 4118/86 Тираж 988 Подписн иал ППП "Патент", г. Ужгород, Ул.Проектная, 4 подключена к источнику положитель-ной полярности, а вторая шина 5 питания - к источнику нулевого потенциала. При подаче на вход 3 устрой"ства импульса нулевого уровня транзисторы 1 и 4 первого и второго типсепроводимости открываются, при этом1 в коллекторы транзистора 4 второготипа проводимости, подключенные...

Номер патента: 843240

Опубликовано: 30.06.1981

Автор: Фурсин

МПК: H03K 19/00

Метки: вычислительной, однородной, среды, ячейка

...подключены к выходам 7 устройства,Предлагаемое устройство работает следующим образом.Пусть транзисторпдимости выполнен в виде843240Использование предлагаемой ячейки позволяет проектировать импульсные устройства, выполняющие как функцию запоминания, так и сложные логические функции. Формула изобретения 7 7 7 7 Составитель А. ЯновТехред А. Бойкас КТираж 988Государственного комитета ССлам изобретений и открытийква, Ж - 35, Раушская иабПатент, г, Ужгород, ул. Про Редактор Л. ПчелинскаЗаказ 5164/82 рректор В. БутяодписноеСР ВНИИПИ по 113035, М Филиал ППП4/5тная, 4 3транзисторы 4 и 6 второго типа проводимости - в виде п-р-п-транзисторов, первая шина 2 литания подключена к источнику положительной полярности, а вторая шина 5 питания - к...

Номер патента: 858208

Опубликовано: 23.08.1981

Авторы: Замковец, Карасев, Мельников

МПК: H03K 19/00

Метки: логический, элемент

...поля смещения будет находиться,под вершинами группы аппликаиий 7 в канале 3. Следует отметить, что переход ЦМД в канал 5 исключен по той причине, что притягивающий полюс вершины первой аппликации 2 группы 9 будет нейтрализован полем шины 13, а все остальные полюса в этой группе аппликаций при направлении вектора поля Н изображенного на фиг, 1, будут отталкивающими, ЗОВ третьем режиме работы происходит переключение ЦМД из канала 3 в канал Я, Полярность импульса тока, подаваемого в шину 14, показана на фиг. 2 в.В четвертом режиме работы ЦМД, на ходящийся под группой аппликациИ 11 канала 4 при векторе поля Н (фиг. 1), переходит, под вершины групий аппликаций 12 в канале 5. Полярность импульса тока, подаваемого В шину 14, 40...

Номер патента: 864571

Опубликовано: 15.09.1981

Авторы: Громов, Названов

МПК: H03K 19/00

Метки: высоковольтный, логический, элемент

...формируется низкий уровень напряжения (О зн г + 0 6 ) с нагруз очным током, втекающим в элемент.Если на один или несколько входов элемента 1 И подать низкий уровень 20 напряжения, то первый транзистор б первого типа проводимости запирается ток, протекающий через резистор 3, уменьшается и переключается в базу второго транзистора 5, первого типа 5 проводимости. Потенциал базы второго транзистора 5 первого типа проводимости повышается, транзистор открывается и через резистор 4 начинает протекать ток, который создает на нем падение напряжения, достаточное для отпирания и насыщения транзистора 8 второго типа проводимости.Открытый транзистор 8 второго типа проводимости, обладающий малым сопро- З 5 тивлением в режиме насыщения, шунтирует...

Номер патента: 890557

Опубликовано: 15.12.1981

Авторы: Аспидов, Бобков, Козюминский, Мищенко, Семашко, Терешко

МПК: H03K 19/00

Метки: многофункциональный, модуль

...последовательно вклю-., 2 в, ценными переключательными и нагрузочным транзисторами 4-7 и 8-9. Элемент2 И"ИЛИ образован транзисторами 1017, транзисторы 11-16 включены после-.довательно, стоки транзисторов 11 и , ую14 подключены к прямому выходу 18 мо-дуля и через нагрузочный транзистор10 к шине 19 питания и стоки транзисторов 13 и 16 подключены к инверсномувыходу 20 и через нагрузочный транзистор 17 к общей шине 21, затворытранзисторов 11 и 14 подключены соответственно к выходу и входу первогоэлемента НЕ, затворы транзисторов 12 Реализуемые логические функции на выходахЗначения управляющихсигналов на восходах 1 20 19 1 1 1 0 Х 1 Х 2 Х 1 Х 2 0 0 Х 1 1 Х 1 Х 2 1 0 Х 2 1 Х 1 Х 2 Х 2 1 Х 1 Х 2 1Х 1 УХ 2Х 1 УХ 2Х 1Х 1...

Номер патента: 892728

Опубликовано: 23.12.1981

Авторы: Бейдер, Розенберг, Спектор, Супряков

МПК: H03K 19/00

Метки: неравнозначности, элемент

...связанных контуров, и выпрямительный мост 17 подключен к выходу устройства, а также через последовательно включенные конденсаторы 18 - 20 - к своему входу. Кроме того, выход автогенератора 15 является одновременно и вторым выходом устройства Общий вывод конденсаторов 18 и 19 и общий вывод конденсаторов 19 и 20 подключены, соответственно, к выходам ключей 1, 2 и 3, 4.Устройство работает следующим об" разом.для получения генерации автогене" ратора на какой-либо частоте необходимо выполнение условий баланса фаз и баланса напряжений. Для выполнения условий баланса фаэ необходимо, чтобы сумма фазовых сдвигов при обходе замкнутого кольца обратной связи равнялась И.2 В; где И - целое число. Это требование накладывает необходимое условие на...

Номер патента: 898618

Опубликовано: 15.01.1982

Авторы: Козюминский, Мищенко, Семашко, Терешко

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...И-НЕ и инверторы включены между шиной 22 питания и общей шиной 45 23, Первый информационный вход 24 подключен к затворам транзисторов 1,5 и 9, второй информационный вход 25 подключен к затворам транзисторов 3, 6 и 14. Первый 26, второй 27 5 о и третий 28 настроечные входы подключены соответственно к затворам транзисторов 7,11 и 15. Выходы первого и второго инверторов (стоки транзисторов 1 и 3) подключены соответственно к затворам транзисторов 13 и 10, выходы первого, второго и 184третьего элементов И-НЕ (стоки транзисторов 7, 11 и 15 соответственно) подключены соответственно к затворам транзисторов 17-19 четвертого элемента И-НЕ, имеющего два выхода прямой 29, подключенный к истоку транзистора 17, и инверсный - 30, подключенный к стоку...

Номер патента: 898619

Опубликовано: 15.01.1982

Авторы: Кочнев, Павлов, Шароватов

МПК: H03K 19/00

Метки: входа, выполнения, конъюнкция, логических, операции, три, феррит-ферритовых, элементах

...множество "0, + 1" его входных сигналов).П р и м е р 1. С тактовым импульсом первой фазы первого такта положительный сигнал передается по входнойшине 1 на первый входэлемента 6 и согласно логике работы (см.табл.1) в него записывается "+1"; зО импульсом второй фазы положительный сигнал с элемента 6 передается на второй (отрицательный) вход 13 элемента 11 и согласно логике работы (см,табл.2) в него записывается нулевая информация; импульсом третьей фазы с элемента 11 передается нулевой сигнал на вход приемного устройства 11.П р и м е р 2. С тактовым им пульсом первой фазы второго такта положительный сигнал передается по 9 4входной шине 2 на вторые входы 5 и 7 элементов 6 и 9 и записываются в них согласно логике работы (см.табл.1);...

Номер патента: 907802

Опубликовано: 23.02.1982

Авторы: Кондратик, Шиба

МПК: H03K 19/00

Метки: k-значной, заема, логики, переноса, формирователь

...уровня соединены с выходами источника логических уровней.На чертеже представлена схема формирователя переноса ( заема,) сумматора вычитателя) К-значной логики,Формирователь содержит определитель 1 максимального логическогоуровня, элемент 2 сравнения, формирователь 3 логического уровня, источник 4 логических уровней, входныешины 5, 1, 5.2, входную шину 6, выходную шину 7, шины 8, 9 и 1 О.Формирователь переноса ( заема )сумматора ( вычислителя ) К-значнойлогики работает следующим образом.Рассмотрим работу Формирователя при,отрицательном кодировании, когдалогические уровни определяются величиной отрицательного напряжения.С источника 4 логических. уровнейна шины, соединяющие его с Формирователем 3 логического уровня, подают следующие...

Номер патента: 907803

Опубликовано: 23.02.1982

Авторы: Аспидов, Гурьянов, Козюминский, Мищенко, Семашко

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...входы которых соединены соответствующими информацион ными и управляющими входами, а выходы через элемент И подключены к первому входу третьего элнозначности, второй входсоединен с соответствующи ляющим входом, введены два вход"ных и три выходных элемента рав"нозначности и три элемента И, причем четыре входа устройства попарноподключены к входам двух входныхэлементов равнозначности, выходывсех входных элементов равнозначности попарно подключены к входамтрех соответствующих элементов И,выходы которых через выходные элементы равнозначности соединены свыходами устройства, вторые входы входных элементов равнозначности подключены к соответствующему входуустройства.5итель Н. ед М.Рей СостЛазаренко Те ровска а роши ректо о 954о комитета...

Номер патента: 911734

Опубликовано: 07.03.1982

Автор: Лавров

МПК: H03K 19/00

Метки: зонд, логический

...8, а на первом входе элемента И 6 - высокий, Поскольку на втором входе элемента И 5 - высокий в."одной потенциал, а на втором входе элемента И б - низкий, то на выходах элементов И 5 и б - низкий потенциал, т.е. на входах ВБ-триггера 7 установочные сигналы отсутствуют. При смене входного логического уровня с единичного на нулевой, на втором входе логического элемента И б появляется высокий потенциал и на выход элемента И б и сходит сигнал установки ВБ-триггера 7 в единичное состоя-. ние.Разрешающий потенциал с выхода генератора 3 на установку ВБ-триггера в противоположное состояние поступает на первые входы элементов И 5 и б с задержкой, равной периоду следования импульсов генератора 3Таким образом, при подаче на вход логического зонда...

Номер патента: 919089

Опубликовано: 07.04.1982

Авторы: Некрасов, Прокопенко, Сидоренко, Хцынский

МПК: H03K 19/00

Метки: мдп-элементами, согласования, ттл-элементов

...переключающих транзисторов9 и 12 - к шине 4, стоки транзисторов9 и 2 и затворы транзисторов 7 и 1 Ообразуют перекрестные связи и подключены к соответствующим выходным шинам 14 и 15, Затворы первого дополнительного транзистора 8 и переключающего транзистора 9 подключены к выходу первого инвертора, а затворы второго дополнительного транзистора 1и переклюцающего транзистора 12к входу первого инвертора.Устройство работает следующим образом.Входной транзистор 1 предназначен.для повышения уровня напряжения логической единицы на входе устройства инаходится в открытом состоянии вовсех режимах работы устройства.Пусть в исходном состоянии уровеньнапряжения на входной нине 3 устрой"ства соответствует логическому нулю(0-0,5)В. 1 ри этом на...

Номер патента: 930677

Опубликовано: 23.05.1982

Авторы: Губарев, Малахов, Струков, Хатунцев

МПК: H03K 19/00

Метки: вычислительной, однородной, структуры, элементы

...структуре, когда на один из прямых входов выходов)5 поступает зо сигнал, а выходной сигнал снимается с другого прямого выхода;- логическую операцию НЕ, когда на один из выходов 5 поступает сигнал, а выходной сигнал снимается с одного из инверсных выходов 6, или когда входной сигнал поступает на инверсный вход параметрона, а снимается с прямого;- мажоритарную функцию, когда на его сигнальные входы выходы 15 поступает нечетное количество сигналов, а выходной сигнал снимается с одного из прямых выходов;- мажоритарную Фуйкцию с инвер 45 сией, если на входы 5 поступает нечетное количество сигналов, а выходной сигнал снимается с одного из инверсных выходов 6.Для обеспечения выполнения эле 50 ментом однородной вычислительной...