Элемент однородной вычислительнойструктуры

Соеоз Советских Социалистических РеслубликОПИСАНИЕ ИЗОБРЕТЕНИЯ оц 81 3786 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл.з Н 03 К 19/00С 06 Р 7/00 Государственный комитет СССР Во делам изобретениИ и открытий(71) Заявител осковский ордена Ленина авиационный инсти им. Серго Орджоникидзе ЭЛЕМЕНТ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНО СТРУКТУРЫ туш една (,2) о н индуточккже 5 нто унк О 20 О Изобретение относится к вычислительной технике и цифровой высокочас тотной автоматике и может быть использовано преимущественно при построении радиоимпульсных однородных вы числительных структур, предназначенных для обработки радиосигналов, в качестве носителя информации в которых используется фаза высокочастотных колебаний.Известны элементы однородной вычислительной структуры, предназначен ные для обработки высокочастотных сигналов, содержащие Функциональную и настроечную части 11 .Недостатком элементов однородной вычислительной структуры является ограниченные функциональные возможности и сложность конструкции.Наиболее близким к предлагаемому является элемент однородной вычислительной структуры, используемый преимущественно при построении радиоимпульсных однородных вычислительных структур, предназначенных для обработки радиосигналов и носителем информации в которых является фаза высокочастотных колебаний и содержащих идентично построенные Функциональный и настроечный емкостные параметроны, включающие ка ку ктивности с отводом от Ср ей и,два варикапа и два диода. тадва транзисторных ключаНедостатком элемента д ороднойвычислительной структуры являетсябольшое количество элеме в схемы(20 шт) и ограниченные Ф циональные возможности,Выполнение Функции памяти в элементе однородной вычислительнойструктуры, осуществляется функциональным параметром при его работе внепрерывном режиме, а считываниеинформации производится через инверсный выход (вход) настроечного параметрона, возбуждаемого в необходимыймомент времени при подаче на неговидеоимпульсов первого, второго илитретьего тактов. Этот элемент однородной вычислительной структуры присоответствующей настройке может бытьиспользован преимущественно в качестве элемента памяти в запоминающихустройствах. Выполнение указаннымиэлементами функции памяти затруднительно, а иногда н нецелесообразно,так как в однородных структурах входы (выходы) функциональных параметронов соседних элементов соединенычерез резисторы связи, а инверсныевходы .Выходы) настроечных параметронов всех элементов однородной вычислительной структуры подключенычерез развязывающие резисторы к одной общей шине опорного напряжениячастоты субгармоники, что исключаетиспользование настроечных параметронов для считывания информации, Кроме того, при изготовлении однородных вычислительных структур в виде микросборок с высоким уровнем интеграции имеется доступ для ввода информации только к периферийным элементам. Но при этом для выполнения одним из элементов однородной вычислительной структуры функции памяти все соседние элементы структуры, т.е, непосредственно соединенные с данным элементом, должны быть выключены ивыполнять функцию разрыва в цепи передачи сигнала на все время хранения информации, что позволяет исключить прохождение сигнала с данногоэлемента на остальные элементы однородной вычислительной структуры. Таким образом, соседние элементы структуры практически не используются при реализации автомата в однороднойвычислительной структуре, а считывание информации производится с помощью одного из соседних элементов ЗОоднородной вычислительной структуры,настроенного на выполнение Функциисоединения и возбуждаемого в первом, втором или третьем тактах по окончании времени хранения. 35Цель изобретения - упрощение конструкции и расширение функциональных возможностей за счет одновременного выполнения логических Функций и функции памяти.Поставленная цель достигается тем, что в элемент однородной вычислительной структуры, содержащий первую и вторую катушки индуктивности с отводами от средних точек, первый, второй, третий и четвертый резисторы 45 связи, первый и второй транзисторы, причем отводы средних точек катушек индуктивности соединены между собой, первый вывод первой катушки индуктивности через последовательно соеди ненные первый и второй резисторы связи соединен с первым выводом второй катушки индуктивности, а второй вывод второй катушки индуктивности через последовательно соединенные третий и четвертый резисторы связи соедийен с первым выводом первой катушки индуктивности, коллектор первого транзистора подключен к общему выводу первого и второго резисторов связи, а коллектор второго транзистора 60 подключен к общему выводу третьего и четвертого резисторов связи, дополнительно введены третий, четвертый, пятый, шестой и седьмой транзисторы, причем первый и второй выводы 65 первой катушки индуктивности соединены соответственно с коллекторомтретьего и четвертого транзисторов,а первый и второй выводы второй катушки индуктивности соединены соответственно с коллекторами пятого ишестого транзисторов, база третьего,четвертого, пятого и шестого транзисторов соединены между собой и подключены к общему выводу элемента,отводы средних точек катушек индуктивности подключены к шине напряжениянакачки элемента, первый и второйвыводы первой катушки индуктивностисоединены соответственно с инверсными и пряными сигнальными входами(выходами) элемента, эмиттер седьмого транзистора соединен с шиной опорного напряжения частоты субгармоники, а база - с первым входом управления элемента, второй вход управления элемента соединен с базой первого транзистора, а третий вход управления элемента соединен с базой второго транзистора, четвертый вход управления элемента соединен с эмиттерами третьего и четвертого транзисторов, а пятый вход управления элемента соединен с эмиттером пятого ишестого транзисторов, эмиттеры первого и второго транзисторов соединенымежду собой и подключены к общемувыводу элемента На фиг, 1 приведена принципиальная схема элемента однородной вычислительной структуры, содержащего первую и вторую катушки индуктивности с отводом от средней точки 1 и 2, первый, второй, третий и четвертый резисторы связи 3-6, первый, второй, третий, четвертый, пятый, шестой и седьмой транзисторы 7-13, прямые и инверсные сигнальные входы (выходы) 14.1-14,И и 14. М + 1-14 й соответственно, первый, второй, третий, четвертый и пятый входы управления 15- 19, шину опорного напряжения субгармоники Ор, шину напряжения накачки Он, общую шину, на фиг. 2 приведены временные соотношения между напряжением накачки Он, опорным напряжением частоты субгармоники Оои видео- импульсными напряжениями тактовой частоты (модулирующие напряжения)Оф а ке ду напря жениями субгармоники ОП 1 и Опфункционального и настроечного параметронов (фаза "О" - сплошная линия, фаза "7" - пунктир) при работе их во втором и первом тактах соответственно на фиг. 3 приведены временные соотношения между опорным напряжением частоты субгармоники Оо, напряжениями субгармоники О и Опт функционального и настроечного параметронов (фаза "О" - сплошная линия, фаза "У" - пунктир) при работе их во втором и первом тактах соответственно, 813786точкой соединения резисторов 5 и 6 связи и общей шиной, причем коллектор транзистора 8 подключен к точке соединения резисторов 5 и 6, эмиттер к общей шине, а база подключена к источнику управляющего напряжения (вход управления 17),Инверсный вход (выход) настроечного параметрона подключен через ключ ние частоты субгармоники Об, а также отсутствии положительных видеоимпуль 45 сов на входах управления 19 и 18 они лебания не возникают (вне зависимости от того, какие потенциалы поданы . на входы управления 16 и 17 и 15).В этом состоянии элемент однородной вычислительной структуры выполняет функцию разрыва цепи в канале передачи сигналов.Выбор необходимого такта работы элемента однородной вычислительной видеоимпульсными напряжениями такто- и соединен с коллектором транзисторавой частоты О и О,1 а также управ, а другой инверсным и соединен сляющими напряжениями Оу Оуд, Оэ коллектором транзистора 12. Прямойна входах 15-17 соответственно. На вход (выход) настроечного параметроФиг, 3 введены обозначения: время на через последовательно соединенныехранения информации в настроечном5резисторы связи 3 и 4 а инверсный/параметроне при выполнении элемен- через последовательно соединенныетом однородной вычислительной струк- резисторы связи 5 и 6 подключены ктуры функции памяти , момент от- инверсному входу (выходу) 14,М +ключения настроечного параметрона + 1-14,И Функционального параметроот шины оорного напряжения частоты н ссубгармоники,момент начала выпол 10Между точкой соединения резистонения элементом однородной вычисли-, ров 3 и 4 связи и общей шиной включентельной структуры Функции памяти транзистор 7, причем коллектор тран(момент начала записи информации из зистора 7 подключен к точке соединефункционального параметрона в наст- , ния резисторов 3 и 4, эмиттер - кроечный параметрон с ,момент оконча общей шине, а база - к источнику упния записи информации из Функциональ- равляющего напряжения (вход управленого параметрона в настроечный пара- ния 16), Транзистор 8 подключен междуметрон с., момент начала считывания информации из настроечногопараметрона в функциональный параметрон 1 4, момент окончания выполнения элементом однородной вычислительной структуры функции памяти(момент окончания считывания информации из настроечного параметрона в 25функциональный параметрон 1 5, номертакта - и. на транзисторе 13 к шине опорного иаЭлемент однородной вычислительной пряжения частоты субгармоники Оц,структуры (Фиг. 1) состоит из Функ- причем коллектор транзистора 13 сое-ционального емкостного параметрона 0 динен с инверсным входом (выходом)и настроечного емкостного параметро- настроечного параметрона, эмиттерна, резисторов связи и трех транзис- подключен к шине О 0, а база к источторных ключей. Функциональный пара- нику управляющего напряжения (входметрон, построенный по балансной схе- управления 15),ме, состоит из катушки индуктивности З В рабочем состоянии на элемент1,имеющей отвод от средней точки,под- однородной вычислительной структурыключенный к шине непрерывного напря- поданы непрерывное напряжение накачжения накачки Он, и двух транзисто- ки Ои, непрерывное опорное напряжеров 9 и 10, базы которых подключенык общей шине, эмиттеры подключены к необходимые видеоимпульсные напряжеисточнику видеоимпульсного напряже ния тактовой частоты и управляющиения тактовой частоты (вход управле" напряжения (Фиг. 2 и фиг. 3).ния 18), а коллекторы соединены с Режим работы транзисторов 9-12крайними выводами катушки индуктив- выбирается таким образом, чтобы приности 1. Крайние выводы катушки индуктивности 1 являются сигнальнымивходами (выходами) - 14.1-14.М функ- были открыты и шунтировали катушкиционального параметрона. Параметрон индуктивности 1 и 2 соответственно.является двухполюсником и поэтому При этом в контуры параметронов вноего сигнальные вхоцы и выходы не сится большое затухание, условия возразличимы, Сигнальные входы (выходы) 50 буждения субгармоники в параметронах14.1-14.М - прямые, а 14.М + 1-14.М- не выполняются и субгармонические коинверсные.Настроечный параметрон, построенный по балансной схеме, состоит иэкатушки индуктивности 2, имеющейотвод от средней точки, подключенныйк генератору непрерывного напряжениянакачки (О), и двух транзисторов11 и 12, базы которых подключены кобщей шине, эмиттеры к источнику видеоимпульсного напряжения тактовой бО структуры производится путем подачичастоты (вход управления 19), а кол- иа вход управления 18 видеоимпульслекторы соединены с крайними вывода- ного напряжения 1 и 2 или 3 тактовми катушки индуктивности 2. Один из (фиг, 2 - Ощ О, О). В моментыкрайних выводов катушки индуктивнос- присутствия на входе 18 положительти 2 является соответственно прямым б 5 ных импульсов транзисторы 9 и 10 зак 813786рываются и Функциональный параметрон возбуждается, В том случае, если на вход видеоимпульсное напряжение не поступает, то вне зависимости от того, какие потенциалы поданы на входы 16 и 17 и 15 элемент однородной вычислительной структуры выполняет ."1. Функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на один из прямых входов (выходов) 14.1-14.М поступает сигнал, а выходной сигнал снимается с другого прямого выхода.2. Логическую операцию НЕ, когда на один из входов 14,1-14.М поступает сигнал, а выходной сигнал снимается с одного из инверсных выходов 14.М+1-14 Н или, когда входной сигнал поступает на инверсный вход параметрона, а снимается с прямого3. Мажоритарную функцию, когда на его сигнальные входы (выходы) 14.1-14.М поступает нечетное количество сигналов, а выходной сигнал снимается с одного из прямых выходов.4, Мажоритарную функцию с инверсией, если на входы 14,1-14.М поступает нечетное количество сигналов, а выходной сигнал снимается с одного из инверсных выходов 14.М+1-14,М,Выбор такта возбуждения параметрона настроечной части осуществляется путем подачи видеоимпульсного напряжения на вход управления 19, В моменты присутствия на входе 19 положительных видеоимпульсов транзисторы 11 и 12 закрываются и настроечный параметрон возбуждается всегда в одной и той же Фазе, которая однозначно определяется фазой непрерывногоопорного напряжения частоты субгармоники О, поступающего на инверсный вход (выход) параметрона, в том случае, когда на вход управления 15 подан положительный потенциал и, следовательно, транзистор 13 открыт. Положительный потенциал на вход управления 15 подается в течение всеговремени выполнения элементом однородной вычислительной структуры логических Функций И, ИЛИ, И-НЕ, ИЛИ-НЕ. Для обеспечения выполнения элементом однородной вычислительной структуры логических Функций И, ИЛИ, ИЛИНЕ, необходимо так выбирать тактывидеоимпульсных напряжений, подаваемых на параметроны, чтобы настроечный параметрон всегда возбуждалсяв такте, предшествующем такту возбуждения функционального параметрона. Например, (фиг. 2) функциональный параметрон работает во втором такте ОП , а настроечный параметрон - в первом такте ОПри подаче положительного потенциала на вход 16 и нулевого на вход 17 транзистор 7 открывается, перехо дит в режим насыщения и подключает точку соединения резисторов 3 и 4к общей шине, а транзистор 8 запирается. Таким образом, прямой выходнастроечного параметрона оказывается отключенным, а инверсный - под 5 ключенным к инверсному входу функционального параметрона, и радиоимпульсное опорное напряжение частоты субгармоники фазы "Я" с настроечного параметрона поступает на Функциональный параметрон. В этом случае элемент однородной вычислительной структуры выполняет:1. Логическую функцию ИЛИ от двухпеременных, если входные сигналы поступают на два каких-либо прямых15 входа 14.1-14,М,. а выходной сигналснимается с одного из прямых выходов.2. Функцию ИЛИ-НЕ, когда сигналы(входные) поступают на два каких-ли бо прямых входа 14.1-14.М, а выходной сигнал снимается с одного изинверсных выходов 14.М+1-14,И.При подаче положительного потенциала на вход управления 17 и нулевого на вход управления 16 транзистор8 открывается, переходит в режим насыщения и подключает точку соединения резисторов 5 и 6 к общей шине,атранзистор 7 запирается. При этоминверсный выход настроечного параметрона оказывается отключенным, а прямой - подключенным к инверсному входуфункционального параметрона и радиоимпульсное опорное напряжение частоты субгармоники фазы "0" с настроечного параметрона поступает на функциональный параметрон.В этом случае элемент однороднойвычислительной структуры выполняет;1. Логическую функцию И от двух 40 переменных, если два входных сигнала поступают на входы (выходы)14,1-14.М, а выходной сигнал снимается с одного из прямых выходов.2. Функцию И-НЕ, если два входных 4 сигнала поступают на входы 14-1-14.М,а выходной сигнал снимается с одногоиз инверсных выходов 14.М+1-14.й,Элемент однородной вычислительнойструктуры выполняет Функцию памяти, щ причем хранение информации осуществляется в настроечном параметроне.Вэтом случае на вход управления 15 вмомент окончания последнего перед выполнением функции памяти тактовоговидеоимпульса ( ) (Фиг.3) поступаетотрицательный потенциал (Оуз ), транзистор 13 закрывается и, таким обра-.зом, отключает настроечный парамет"рон от шины опорного напряжения частоты субгармоники О, В момент време ни с на вход управления 19 поступает2.положительный видеоимпульс, длительность которого ранна времени хранения информациив элементе однородной вычислительной структуры,тран зисторы 11 и 12 закрываются и в иаст 81378655 роечном параметроне возбуждаются субгармонические колебания на время . Фаза этих колебаний и, следовательно, логический "0" или "1", определяется Фазой колебаний в функциональном параметроне при работе его в такте, непосредственно предшествующем выполнению элементом однородной вычислительной структуры Функции памяти (фиг. 3 Оп радиоимпульс 2), а также там, какой иэ входов (выходов) настроечного параметрона (прямой или инверсный) был подключен к инверсному входу (выходу) функционального параметрона до момента времениНапример, на Фиг, 3 в такте, непосредственно предшествующем выполнению Функции памяти, элемент однородной вычислительной структуры выполняет логическую Функцию ИЛИ, т.е на вход управления 16 до момента вре. мени э подается положительный потенциал (О, ), а на вход управления 17 - нулевой потенциал (О). Соответственно транзистор 7 открыт, а 8 закрыт и, следовательно, прямой вход 25 (выход) настроечного параметрона отключен от инверсчого входа (выхода) функционального параметрона, а инверсный вход (выход) настроечного параметрона подключен к инверсному входу (выходу) функционального параметрона. К моменту времени зпроцесс навязывания Фазы колебаний Функциональным параметром настроечному параметрону заканчивается и для устранения взаимного влияния параметронов настроечный параметрон отключается от функционального параметрона. Для этого на вход управления 17 подается положительный потенциал, транзистор 8 открывается и отключает ин О версный вход (выход) настроечного параметрона от инверсного входа (выхода) функционального параметрона, Таким образом осуществляется запись информации из функционального параметрона в настроечный параметрон в пря-мом коде,Запись информации может быть бсуществлена и в обратном коде, для чего в момент времени(до момен та времени ) на вход управления 16 подается нулевой потенциал, а на вход управления 17 в момент времениподается положительный потенциал, Соответственно транзистор 7 закрывается, а транзистор 8 открывается и к инверсному входу (выходу) функционального параметрона подключается прямой вход (выход) и отключается инверсный вход (выход) настроечного параметрона.Для считывания информации с наст" роечного параметрона в Функциональный параметрон, например, в (и + -амтакте (фиг. 3), на вход управления16 в момент времени . подается ну левой потенциал транзистор 7 закрывается, к инверсному входу (выходу) Функционального параметрона подключается прямой выход (вход) настроечного параметрона и происходит навязывание фазы колебаний настроечного параметрона Функциональному параметрону. Таким образом производится считывание информации с настроечного параметрона в Функциональный параметрон в инверсном коде. В момент времени 6 на входе управления 10 оканчивается действие положительного потенциала (фиг. 3, О), на эмиттеры транзисторов 11 и 12 подается отрицательное напряжение смещения, транзисторы открываются и шунтируют катушку индуктивности 2. Субгармонические колебания в настроечном параметроне . прекращаются. Далее на вход управления 19 подаются видеоимпульсы первого такта и настроечный параметрон начинает работать в импульсном режиме. Для правильной Фаэировки его субгармонических колебаний в момент временина вход управления 15 подается положительный потенциал (Оэ),транзистор 13 открывается и инверсный вход (выход) настроечного параметрона подключается к шине опорного на-. пряжения частоты субгармоники Оо .Для считывания информации с настроечного параметрона в функциональный параметрон в прямом коде на вход управления 17 в.момент времени подается нулевой потенциал, транзистор 8 закрывается и к инверсному входу (выходу) функционального параметрона подключается инверсный вход (выход) настроечного параметрона,а на входе управления 16 до момента времени - остается поданный в момент времени з положительный потенциал, поддерживающий транзистор 7 в открытом и насыщенном состоянии,После окончания выполнения Функции памяти, т.е. после момента времени , элемент однородной вычислительной структуры может выполнять любую иэ своих остальных логических функций.Эффективность изобретения заключается в существенном упрощении конструкции элемента однородной вычислительной структуры, поскольку количество элементов схемы уменьшается до 13 при одновременном сокращении их номенклатуры, а так жерасширении Функциональных возможностей элемента однородной вычислительной структуры, поскольку после записи бита информации в настроечный параметрон, функциональный параметрон может быть либо выключен на все время или часть времени хранения информации в настроечном параметроне, т.е. элемент однородной вычислительной структуры выполняет одновременно и функцию разрыва цепи в канале передачи сигналовв однородной вычислительной структуре. Это позволяет использовать для реализации автоматов соседние элементы однородной вычислительной структуры, на которые мешающий сигнал с данного элемента не поступает либо осуществлять работу н импульсном режиме, когда элемент однородной вычислительной структуры одновременно с выполнением функции памяти дополнительно выполняет еще и одну из следующих логических функций: функцию соединения в цепи передачи сигналов в однородной вычислительной структу ре, логическую операцию НЕ, мажоритарную операцию, мажоритарную с инверсией.Формула изобретенияЭлемент однородной вычислительной 2 О структуры, содержащий первую и вторую катушки индуктивности с отводами от средних точек, первый, второй, третий и четвертый резисторы связи, первый и второй транзисторы, причем отводы средних точек катушек индуктивности соединены между собой, первый вывод первой катушки индуктивности через. последовательно соединенные первый и второй резисторы связи соединен с первым ныводом второй катушки индуктивности, а второй ныноц второй катушки иидуктивности через последовательно соединенные третий и четвертый резисторы связи соединен с первым выводом первой катушки индуктивности, коллектор первого транзистора подключен к общему выводу первого и второго резисторов связи, а коллектор второго транзистора подключен к общему выводу третьего и 40 четвертого резисторов связи, о тл и ч а ю щ и й с я тем, что, сцелью упрощения конструкции и расшиРения функциональных возможностейза счет одновременного выполнениялогических функций и функций памятив него дополнительно введены третий,четвертый, пятый, шестой и седьмойтранзисторы, причем первый и второйныводы первой катушки индуктинностисоединены соответственно с коллекторами третьего и четвертого транэисторон, а первый и второй выводы второй катушки индуктивности соединенысоответственно с коллекторами пятогои шестого транзисторов, база третьего, четнертого, пятого и шестоготранзисторон соединены между собойи подключены к общему выводу элемента, отводы средних точек катушек индуктивности подключены к шине напряжения накачки элемента, первый ивторой выводы первой :атушки индуктивности соединены соответственнос инверсным и прямым сигнальными Входами (выходами) элемента, эмиттерседьмого транзистора соединен с шной опорного напряжения частоты субгармоники, а база - с первым входомуправления элемента, второй входупранления элемента соединен с базойпервого транзистора, а третий входуправления элемента соединен с базойвторого транзистора, четвертыйвхоцуправления элемента соединен с эмнттерами третьего и четвертого транзисторОВ, а пятый ВхОд управленияэлемента соединен с эмиттерами пят . -ГО и шестОго транзисторон, эмь:,рь;первого и второго транзисторон сое"динены между собой и подключены кобщему выводу элемента.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 415 б 59, кл. С Об Г 7/00, 1975,2. Анторское свидетельство СССРР 432 б 79, кл. Н 03 К 19/ОО, 197 б (про=тотип).813786НИИПИ Заказ 836/80 ираж 988 Подписное илиал ППП фПатентф; .Ужгород,ул.Проектная,4