H03K 13/24 — H03K 13/24

Номер патента: 995324

Опубликовано: 07.02.1983

Авторы: Никульченко, Скрипко, Софинский

МПК: H03K 13/24

Метки: дешифратор

...изменений в селекторах не происходит и они5не принимают следующие разряды (биты) информации, При неравенстве на управляющем выходе 27 или 29 формируется сигнал продвижения, который сдвигает накопленный код на выход 71 (72) на один бит (разряд) принятого кода и накопление и сравнение принятого кода с заданным кодовым образом продолжается.При обнаружении заданного кодового образа в поступившей на вход 15 информации, т, е. при равенстве всех разрядов поступившего кода и кодового образа, задаваемого блоком 5, формируется сигнал на выходе 40 или 41 селектора 1 - 1 или 1 - 2,Рассмотрим конкретные условия дешифрирования.1. Допустим, условия радиоканала обеспечивают надежный прием информации. С выхода 73 блока 5 подается первый кодовый...

Номер патента: 999140

Опубликовано: 23.02.1983

Авторы: Овчинкин, Фукс, Шляхтин

МПК: H03K 13/24

Метки: кодов

...является расшн-сов, элементы И 3, входныеинФорма:.ренне Функциональных возможностей ционные шины 4, шиву 5 постоянного эа счет обеспечения преобразованйяпотенциала, шину б тактовых импуль" каждого входного кода в последова- сов и выхоцные шины 7, 999140Преобразователь кодов работает следующим образом.Сдвиговый регистр 1 работает в - двух режимах; режиме параллельной записи и режиме сдвига. установка режима работы регистра 1 сдвига осуществляется с выхода последнего разряда счетчика 2 импульсов. Режим сдвига при этом устанавливается в момент установки счетчика 2 в нулевое состояние с выхода его послед него разряда. Если в регистре 1 сдвига, например, в (и) разряде, была записана единица; то через два так.товых импульса, которые также...

Номер патента: 999158

Опубликовано: 23.02.1983

Авторы: Здоровцов, Розенберг, Сапожников, Спектор, Супряков

МПК: H03K 13/24

Метки: дешифрирующее

...причемыходы инверторов соединены с входами соответствующих преобразователей,в 15 общую цепь питания которых включен резистор.Надежность определения отказа в предлагаемом устройстве обеспечивается также за счет использования пре 20 цизионного источника питания, суммарная нестабильность которого не должна превышать + 1, и высокой избирательностью фильтров, которые должны обеспечивать двукратный запас по ширине полосы пропускания по сравнению с возможными уходами частоты преобразователей от напряжения питания, от температурного и временного дрейфа параметров элементов.30На чертеже представлена структурная схема предлагаемого устройства.Устройство состоит из предварительного дешифратора 1, выходы которого подключены к входам...

Номер патента: 1005307

Опубликовано: 15.03.1983

Автор: Федоров

МПК: H03K 13/24

Метки: варианты, его, кодов

...преобразователя кодов по пятому варианту для случая и,= 4 и и = 2 представлена на фиг 7.Преобразователь кодов содержит матрицу 27, в узлах которой расположены ячейки 2 -7 и 9, входы матрицы 27 соединены с входными шинами 15- 20, первые четыре из которых образуют первую группу, а остальные - вторую. Выходы матрицы 27 подключены к выходным шинам 21, 22 23, 24, 25 и 26.Преобразователь кодов работает следующим образом.Пусть на входные шины 15, 16 и 20 поданы единичные логические уровни, а на входные шины 17, 18 и.19 - нулевые логические уровни, В результате этого единичные логические уровни будем иметь на первых выходах ячеек2, 3, 4, 6, 9, 1 О, 12 и 13 и на вторых выходах ячеек 4, 9 и 12, Вследствие этого на выходных шинах 21,22 и 23...

Номер патента: 1008905

Опубликовано: 30.03.1983

Авторы: Алферов, Лебедев

МПК: H03K 13/24

Метки: импульсов, кода, следования, цифрового, частоту

...эталонной цастоты, клемму 17 подачи управляющего сигнала, клемму 18 подачи сигнала "Омена кодовой комбинации", клеммы 9 подачи входного преобразуемого кода.Входные клеммы 19 подключены к адресным входам перепрограммируемого запоминающего устройства ПЗУ), выходы которого соединены с разрядными входами двоичного счетчика 2, на вход обнуления. которого подключен выход элемента ИЛИ 13, на первый вход которого подключен один из выходов устройства 1, а на второй- выход элемента И-НЕ 11 блока 8 обнуления.Выход переноса вычитания счетчика 2 соединен с первым входом элемента3 1 О И-НЕ 4 триггера 3, выход которого подключен к первому входу элемента .И-НЕ 6, к которому подключен выход, ждущего мультивибратора 15, вход которого соединен с...

Номер патента: 1012441

Опубликовано: 15.04.1983

Авторы: Горон, Кушнир

МПК: H03K 13/24

Метки: декодирования, информации

...напряжения, далее из промежуточногопоследовательного сигнала формируют"нулевой" сигнал формируют из промежуточного последовательного сигнала по каждому перепаду напряжения, кроме первого входного последовательного трехинтервального сигнала, "единичный" сигнал формируют ,через интервал 1,0 Т от начала пере падов напряжения, если интервал .между перепадами напряжения больше1,0 Т, "единичный" сигнал формируют вместо "нулевого", если интервал между перепадами напряжения больше б 5 1,5 Т, далее формируют сийхронизирующий сигнал путем объединения "нулевого" и "единичного" сигналов.В устройство для осуществле; ияспособа декодирования информации,содержащее первый формирователь импульсов, вход которого соединен сшиной входного...

Номер патента: 1014144

Опубликовано: 23.04.1983

Автор: Горбачев

МПК: H03K 13/24

Метки: кода

...которой в устройство введен элемент задержки.На фиг, 1 представлена структурная схема преобразователя кода; на фиг. 2 и 3 - временные диаграммы его работы.Преобразователь кода содержит сумматор-вычитатель 1, выходы младших разрядов которого подключены к входам управляемого инвертора 2, а выходы последнего соединены с вторыми входами дополнительного сумматоравычитателя 3 и входами постоянного запоминающего устройства ПЗУ) 4, а его выходы подключены к первым входам сумматора-вычитателя 3, управляющий вход которого соединен с входом старшего разряда регистра 5, управляющими входами управляемых инверторов 2 и б и выходом триггера 7, информационный вход которого подключенк выходу старшего разряда сумматоранычнтателя 1, а первые и...

Номер патента: 1019629

Опубликовано: 23.05.1983

Автор: Реута

МПК: H03K 13/24

Метки: кода, одного, преобразования

...счетчика6 импульсов во втором коде, входы1 управления реверсом которых подклю,чены ко второму выходу блока 1 сравнения двух кодов, а входы управленияпредустановкой - к выходу генератора7 синхроимпульсов. Выходы реверсивного 5 счетчика импульсов в первомкоде подключены ко второй группе входов блока 1 сравнения двух кодов,первая группа входов которого подключена к шинам первого (преобразуемого ) кода а второй (выходящий )код снимается с выходов реверсивно"го б счетчика. импульсов во второмкоде.Для упрощения обьяснений обозна-,чим первый (входной ) код индексомХ код, снимаемый с реверсивного5 счетчика импульсов в первом коде,индексом Х 2, а код, снимаемый с реверсивного б счетчика импульсов вовтором коде, - индексом У.Работает устройство...

Номер патента: 1019630

Опубликовано: 23.05.1983

Автор: Ким

МПК: H03K 13/24

Метки: кода

...схему.Цель изобретения - упрощение устройства путем фиксации числа входов логических элементов при увеличении числа шифрируемых разрядов.Поставленная цель достигается за счет того, что преобразователь .кода, содержащий 2 М логических элементов И-НЕ, входами подключенных к входным магистральным шинам, а Й выходами - к выходам преобразователя, выполнен в виде Й идентичных блоков, каждый иэ которых состоит из двух логических элементов И-НЕ, при этом один из элементов 1-го блока первым входом подключен к выходу предыдущего 1-1-го блока, другим - к -й вход ной магистральной шине, а выходомк выходу -го блока и выходу преобразователя через второй логический элемент И-НЕ, другой вход которого подключен к + Й -й входной магист" ральной шине,...

Номер патента: 1039029

Опубликовано: 30.08.1983

Автор: Ризнык

МПК: H03K 13/24

Метки: декодирующая, матрица

...матрицы через управляемые кодом ключи соединены с аналоговым выходом цифрового преобразователя, а выводы (4-1)- (4-8) матрицы в данном случае не используются. Управляемые кодом ключи (8-1) -(5-8) первой и второй группы, шины управления (6-1) - (6-4); (7-1)- (7-4).Значения сопротивлений элементов сопротивлений (резисторов) в общем случае определяются следующим образом,Наименьшее сопротивление равно (Х -А+1)-й части суммарного сопротивчления всех резисторов, где Х - число резисторов в декодирующей матрице, второе по величине сопротивление равно удвоенному значению наименьшего сопротивления, а каждое последующее по величине сопротивление больше наибольшего предыдущего на величину наименьшего сопротивления, иначе последнее выбрано больше...

Номер патента: 1048575

Опубликовано: 15.10.1983

Авторы: Беляков, Лиференко, Лукин, Марков, Хрыкин

МПК: H03K 13/24

Метки: преобразования, сигнала, цифрового

...цифрового сигнала, состоящееиз трех логических элементов И,моностабильного элемента, 11-триггера, Т-триггера и элемента задержки 11Недостатком этого устройства является низкая помехоустойчивостьпреобразования цифрового сигнала.Наиболее близким к изобретению по технической сущности является устройство преобразования циФрового сигнала, содержащее входной элемент И, первый вход которого соединен с первым входом устройства, счетныйтриггер, вход которого соединен с выходом входного элемента И, второй элемент И, первый вход которого соединен с выходом счетного триггера третий элемент И, первый вход которо го соединен с первым входом устройст ва, элемент ИЛИ, первый вход которого соединен с выходом третьего элеме та И, а выход...

Номер патента: 1050110

Опубликовано: 23.10.1983

Авторы: Иванников, Кравцов

МПК: H03K 13/24

Метки: дешифратор

...базами, причем коллекторы р-и р транзисторов каждой группы соединены с базой выходногол-р-п транзистора той же группы, а также содержащий шины питания, нулевого потенциала, две входные и четыре выходные шины, при этом коллекторы выходныха-р-Птранзисторов каждой группы соединены с соответствующей выходной шиной, а эмиттеры всех инжектирующих р-Фр транзисторов связаны с шиной питания, база переключающего транзистора подключена к коллектору первого инжектирующего транзистора и к соответствующей входной шине, объединенные эмиттеры переключающих и базы первых инжектирующих транзисторов соединены с объединенными эмиттерами инвертирующих и базами вторых инжектирующих транзисторов и с шиной нулевого по тенцидлд, коллекторы инвертирукнцих тран...

Номер патента: 1051707

Опубликовано: 30.10.1983

Автор: Скалон

МПК: H03K 13/24

Метки: дешифратор

...электрическая схема дешифратора.Дешифратор содержит коммутируемые кварцевые резонаторы 1-1 - 1-10, диоды 2-1 - 2-10, дроссели 3- - 3-10; конденсаторы 4-1 - 4-2, резисторы 5.-1 - 5-10, блок б управления, выходную шину 7, выходные шины 8-1 - 8-7 блока управления, входные шины 9-1 9-4 дешифратора, погкческий элемент 10 НЕ-ИЛИ, логический элемент 11е 50 кроме выбранного, дополнительно включейных диодов, коииутирующих выход.ные шины дешифратора, необходимостьотключения этих диодов от генератора за счет применения ниэкоомнцх делителей напряжения вызывает значительную мощность потребления,Таким образом, недостатком известного дешифратора является значительная.,потребляемая мощность.Цель изобретения - снижение потребляемой мощности...

Номер патента: 1051708

Опубликовано: 30.10.1983

Авторы: Капитонов, Машкевич

МПК: H03K 13/24

Метки: кода

...выходы второго .и четвертогоэлементов И-НЕ подключены к входамэлемента НЕ-ИЛИ, выход которого со;единен с первой выходной шиной устройства, введены блок задержки спадаимпульса и элемент ИЛИ, первый входкоторого соединен с выходом первогосогласуоцего каскада, а второй вхо 1 с выходом второго согласующего каскада, выход элемента ИЛИ подключен квходу блока задержки спада импульса,выход которого. соединен с Й -входамиЮ-триггеров, б -входы которых соединены с соответствующими выходами пер"вого и третьего элементов И НЕ, первый выход первого К 5 "триггера соединен с вторым входом четвертогоэлемента И-НЕ и второй .выходной шиной, а его второй выход - с вторымвходом третьего элемента И-НЕ, первый выход второго Йб -триггера соединен...

Номер патента: 1058051

Опубликовано: 30.11.1983

Авторы: Прокофьев, Сапожников, Хорунов

МПК: H03K 13/24

Метки: код, кода, транслятор

...инвертора соединен вторыми входами элементов И первого н третьего триггеров. Для повышения надежности работы устройства элементы И имеют дополнительную задержку переключения, представленную в виде элементов линий задержки на выходах элементов И 23, 60Недостатки известного транскодера 1 из 3 в код 1 из 4 - невысокое быстродействие и низкая надежность. Быстродействие транскодера ограничено тем, что в нем выход каждого 65 предыдущего триггера соединен свходом последующего через линию задержки. Поэтому переход устройстваиз одного состояния в другое приизменении входногослова происходитс задержкой, складывающейся из задержек на срабатывание элементовтриггеров и задержек, создаваемыхспециальными линиями задержки. Низкая надежность транскодера...

Номер патента: 1064459

Опубликовано: 30.12.1983

Авторы: Гайворонский, Самойлов, Тяжкун

МПК: H03K 13/24

Метки: биполярного, кода, однополярный

...чертеже изображена принципиальная схема устройства.Первый вход устройствачерез резистор 1 соединен с базой транзи" .стора 2, а через резистор 3 с базой транзистора 4, которая через фильтрующий конденсатор 5 соединена с базой транзистора б, через резистор 7 соединена с коллектором транзистора 8, второй вход устройства через резистор 9 соединен а баЗой транзистора б, а через резистор 10 с базой транзистора 11-,-" которая через фильтрующий конденсатор .12 соединена с базой транзистора 2, а через резистор 13 с кол;лектором транзистора 14, базы транзисторов 2, 4, б и 11 соединены с общей шиной соответственно через резисторы 15, 16, 17 и 18, Базы транзисторов 2 и 6 соединены с шиной источника питания и коллекторами этих транзисторов через...

Номер патента: 1075408

Опубликовано: 23.02.1984

Авторы: Сильченко, Стогний

МПК: H03K 13/24

Метки: кода, параллельного, последовательный, преобразования

...И соединенысоответственно с первым и третьим входами блока, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход которого подключен к второму входу блока, первыйвход второго элемента И соединен счетвертым входом блока, второй входвторого элемента И подключен к седьмому входу блока, выход второго элемента И - к третьему входуэлемента ИЛИ и к входу установки внуль распределителя, выход эле -мента ИЛИ соединен с входом установки в единицу первого триггера,вход установки в нуль которогоподключен к пятому входу блока, шестой вход блока соединен с объединенными первыми входами третьего ичетвертого элементов И, вторые входы которых подключены к соответствующим выходам первого триггера, выход четвертого элемента И...

Номер патента: 1078613

Опубликовано: 07.03.1984

Авторы: Гамбург, Иосипов, Фельдман

МПК: H03K 13/24

Метки: кодов, преобразования

...к шине 2 установки,Устройство преобразования кодовработает следующим образом.До начала работы счетчики 3 и 4считающие соответственно н староми новом кодах по шине 2, устанавливаются в нуль, При отсутствии пошине 1 преобразуемого кода на первом и нтарам выходах кампаратора 5устанавливаются сигналы уровня логического нуля, а на третьем выходе - сигнал логической единицы, который поступит на вход синхронизации регистра б памяти, при этом нрегистр б будут записаны нулевыесигналы со счетчика 4, которые установятся и на выходной шине 10.Код, подлежащий преобразованию,поступает по входным шинам 1 на нходы компаратора 5. При этом, еслипреобразуемый код не нулевой, напервом выходе компаратора 5 устананлинается сигнал уровня логическойединицы,...

Номер патента: 1081790

Опубликовано: 23.03.1984

Авторы: Азбелев, Рыбкин, Фролова

МПК: H03K 13/24

Метки: дешифратор

...-канапьный транзистор группы 10-1 заперт, а р-канальныетранзисторы, управляемые от стробируюршего входа 3, во всех группах 6 1 6-2открыты, и через них на выходы 9-19передается напряжение плюсовойшины 1 источника питания,В рабочем режиме, когда на стробируюший вход 3 подан,логический уровень"1", единственный П -канальный транзистор группы 10-1 постоянно открыт, инапряжение на его стоке 12-1 равнонапряжению минусовой шины 2 источникапитанчя, а р-канальные транзисторы, управляемые стробируюшим входом З,во всехгруппах 6-1-6-2 щ постоянно заперты.Когда на адресные парафаэные входы 4-1,5-1, 4- щ , 5- щ подана произвольнаякомбинация двоичного кода, среди группр-канальных транзисторов 6-1-6 2 щвыбирается одна единственная группа6- , в которой...

Номер патента: 1088116

Опубликовано: 23.04.1984

Авторы: Белков, Братальский, Иванова, Свирский

МПК: H03K 13/24

Метки: дешифратор

...шины, дешифраторные модули, объединенные в ступени, информационные входы дешифраторного модуля первой ступени соединены с входными шинами младших декодируемых разрядов, а его управляющие входы соединены с соответствующими управляющими шиками, выходы дешифраторных модулей последней ступени подключены к соответствующим выходным шинам, первый и второй 4 входы управления дешифраторных модулей второй ступени соединены с соответствующими управляющими шинами, а третьи входы управления подключены к соответствующим выходам дешифратор- ного модуля первой ступени, информа- .50 ционные входы дешифраторных модулей второй ступени соединены с входными шинами старших декодируемых разрядов, выходы дешифраторных модулей второй ступени соединены...

Номер патента: 1095397

Опубликовано: 30.05.1984

Автор: Тунев

МПК: H03K 13/24

Метки: балансный, двоичного, пятиуровневый, сигнал, сигнала

...другое.Преобразователь двоичного сигналав балансный пятиуровневый сигнал содержит регистр 1 считывания, блок 2памяти, делитель 3 частоты, мультиплексор 4, инвертор 5, дешифратор 6состояния, дешифратор 7 сигнала инверсии, формирователь 8 адреса иР -триггер 9, а также входную шину(вход) 10, тактовую шину 11 и выходную шину (выход) 12.Входы регистра 1 считывания подключены соответственно к входной шине 10, тактовой шине 11 и входу делителя 3 частоты, а также тактовомувходу Р -триггера 9, входу мультиплексора 4 и выходу делителя 3 частоты, а выход через соединенные по+ Н 1 Н 0 0 Н 0 9 0 106 2 Н = Н 3 10953следовательно формирователь 8 адресаи блок 2 памяти подключен к информационному входу мультиплексора 4,другой вход которого соединен с...

Номер патента: 1106014

Опубликовано: 30.07.1984

Автор: Косолапов

МПК: H03K 13/24

Метки: двоичных, декодирования, мажоритарного, последовательностей

...М-последовательности.На чертеже представлена блок-схема устройства. 55Устройство мажоритарного декодиро.вания двоичных последовательностей содержит входной регистр 1, блок 2 014 2проверочных сумматоров, мажоритарный элемент 3, дополнительный регистр 4 и определитель 5 координат.Выходы входного регистра 1 через блок 2 проверочных сумматоров подклю, чены к входам мажоритарного элемента 3, выход которого соединен с входом дополнительного регистра 4, выходы которого подключены к соответст вующим входам определителя 5 координат, а выходы последнего являются выходами устройства.Устройство предназначено для определения координат ненулевых элементов поля СР(2 ), задаваемых первообэразным полиномом Г(х) =Х+Х+1. Однако ,структура устройства и...

Номер патента: 1112553

Опубликовано: 07.09.1984

Автор: Шахкамян

МПК: H03K 13/24

Метки: двоично, десятичный, индикатора, код, кода, семисегментного

...и первым входомтретьего элементов И-НЕ 10 и 12,при этом выход третьего элемента И-НЕ12 соединен с входом пятого инвертора 9, выход которого соединен стретьей выходной шиной 25 (с весом Поставленная цель достигается тем/что в преобразователь кода семисегментного индикатора в двоично-десятичный код, содержащий шесть входных шин, четыре выходных шины и дваинвертора, входы которых соединеныс пятой и шестой входными шинами,введены дополнительно три инвертора,четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ исемь элементов И-НЕ, причем входыпервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с второй и третьей входнымишинами, а выход - с входом третьегоинвертора, входы второго элементаИСКБОЧАЮЩЕЕ ИЛИ соединены с первой ичетвертой входными шинами, а выход -с входом...

Номер патента: 1124432

Опубликовано: 15.11.1984

Авторы: Голопятов, Егоров, Чеботаев

МПК: H03K 13/24

Метки: кода, коды, функций

...быстродействия преобразователя.Поставленная цель достигается тем, что в преобразователь кода в коды функции, содержащий первый сумматор, одни входы которого соединены с выхрдами источника кода смещения фаз, первое запоминающее устройство, введены дополнительные сумматоры и дополнительные запоминающие устройства, входы первого запоминающего устройства и другие входы первого сумматора являются входами преобразователя кода в 1коды функций; одни входы дополнительных сумматоровсоединены с выходами источника кода смещения фаз, выходы каждого дополнительного сумматора подключены к входам соответствующего запоминающего устройства и к другим входам последующего сумматора, а выходы первого сумматора подключены к входам первого дополнительного...

Номер патента: 1127087

Опубликовано: 30.11.1984

Авторы: Кардоник, Макаров, Школдов

МПК: H03K 13/24

Метки: декодирования, мажоритарного

...Знамени гиверситет им. В.И деуеелья. 88.8),Н., Любченкоов. М., "Советс52.Двоичное кодирсистемах. М.,с, 74 (прототип В.К. ни Св ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Казанскийна Трудового Кдарственный уннова-Ленина(56) 1. Тимахов 0Селекторы импульсрадио", 1966, с.2, Глобус И,А.е .в асинхронныхязь", 1972 г.,(54)(57) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ, содержащее линиюзадержки, вход которой соединен .с входом устройства, элементы совпадения, выходы которых соединеныс входами элемента ИЛИ, выход которого подключен к выходу устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения надежности и расширения функциональных возможностей,в него введен цифровой сумматор, входы которого соединены с выходами...

Номер патента: 1127088

Опубликовано: 30.11.1984

Автор: Низовой

МПК: H03K 13/24

Метки: шифратор

...входных элементов И-НЕ.На фиг. 1 представлена структурная схема шифратора восьми каналов в три; на фиг. 2 - временная диаграм ма его работы.Шифратор содержит входные элементы И-НЕ 1 - 8, выходы которых подключены к входам элементов И-НЕ 9 - 14, выходы элементов 9 - 14 попарно в каждом разряде подключены к уста1127088 3новочным входам триггеров 15 - 17,единичные выходы триггеров 15 и 16подключены к элементу И-НЕ 18, единичный выход триггера 15 и нулевойвыход триггера 16 подключены к эле"менту И-НЕ 19, входы шифратора подключены к первым входам соответствующих элементов 1 - 8, выход каждого из которых подключен к второмувходу следующего входного элемента 1 - 8, а выход элемента 8 подключен к второму входу элемента 1, выход элемента...

Номер патента: 1127089

Опубликовано: 30.11.1984

Автор: Кацман

МПК: H03K 13/24

Метки: декодирующее

...синхронизации которого соединен с первой тактовой шиной, введены второй и третий триггеры и элемент ИЛИ, при этом информационные входы первого и второго триггеров соединены соответственно с пер 40 вой и второй входными шинами, выход первого триггера подключен к информа" ционному входу третьего триггера, вход синхронизации которого соединен с одноименным входом второго,тригге ра и второй тактовой шиной, а выходы второго н третьего триггеров через элемент ИЛИ соединены с выходной шиной.На фиг. 1 представлена функцио нальная схема декодирующего устройства; на фиг. 2 - эпюры напряжений.Декодирующее устройство содержитпервый, второн и третий триггеры 1-3,элемент 4 ИЛИ, первую и вторую входные шины 5 и 6, первую и вторую тактовые шины 7 и...

Номер патента: 1128385

Опубликовано: 07.12.1984

Авторы: Брунченко, Власюк, Охинченко

МПК: H03K 13/24

Метки: дельта-модулированного, импульсно-кодовой, модуляцией, сигнал, сигнала

...с шиной 3 синхронизации, выходы реверсивного счетчика 1 являются выходом 4 устрой ства, счетчик 5, первый и второй Р- триггеры 6 и 7, элемент 8 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первый и второй логические блоки 9 и 10, причем шина 3 синхронизации соединена с входом счетчика 5 и входами синхронизации первого и второго 2 -триггеров 6 и 7, авыход старшего разряда реверсивногосчетчика 1 подключен к первому входупервого логического блока 9, к первому входу элемента 8 ИСКЛЮЧАЮЩЕЕИЛИ-НЕ и к входу первогоЮ -триггера6, выход которого соединен с вторымвходом элемента 8 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ,выход которого подключен к входуустановки в "0" счетчика 5, а выходсчетчика 5 - к первому входу второгологического блока 10, выход которого соединен с 3 -входом второго...