Шифратор

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в преобразователях перемещений в код.Известен шифратор, предназначен ный для преобразования восьмиричного кода в бинарный двоичный, содержащий семь транзисторов, базы которых подключены к входным шинам, коллекторы подключены к трем выходным 10 шинам, а через резисторы - к шине питания и .Недостатком известного шифратора является низкая помехоустойчивость, поскольку пропадание информации на 15 входе приводит к искажению выходной информации.(Известен шифратор, содержащий элементы И-НЕ, инверторы, элемены И-ИЛИ-НЕ 2 .20Недостатком известного шифратора является его низкая помехоустойчивость, приводящая к искажению выходной информации.Наиболее близким по техническому й 5 решению к предлагаемому является шифратор, содержащий в каждом разряде два элемента И-НЕ, входы первого элемента И-НК первого разряда подключе" ны к первой, третьей, пятой и седь мой шинам, входы второго элемента И-НЕ первого разряда подключены к второй, четвертой, шестой и восьмой шинам, входы первого элемента И-НЕ второго разряда подключены к первой, второй, пятой и шестой шинам, входы второго элемента И-НЕ второго, разряда подключены к третьей, четвертой, седьмой и восьмой шинам, входы первого элемента И-НЕ третьего 40 разряда подключены к первой, второй, третьей и четвертой шинам, а входы второго лемента И-НЕ третьего разряда подключены к пятой, шестой, седьмой н восьмой нннвм 3 . 45Недостатком известного шифратора является его низкая помехоустойчивость.Цель изобретения - повышение помехоустойчивости шифратора, 50Поставленная цель достигается тем, что в шифратор, содержащий в каждом разряде два элемента И-НЕ, входы первого элемента И-НЕ первого разряда подключены к первой, третьей, 55 пятой и седьмой шинам, входы второго элемента И-БЕ первого разряда подключены к второй, четвертой, шестой и восьмой шинам, входы первого элемента И-НЕ второго разряда подключены к первой, второй, пятой и шестой шинам, входы второго элемента И-НЕ второго разряда подключены к третьей, четвертой, седьмой и восьмой шинам, входы первого элемента И-НЕ третьего разряда подключены к первой, второй, третьей и четвертой шинам, а входы второго элемента И-НЕ третьего разряда подключены к пятой, шестой, седьмой и восьмой шинам, введены первый и второй дополнительные элементы И-НЕ, в каждом из входных каналов установлен входной элементИ-НЕ, а в каждый разряд шифратора введен триггер, входы которого соединены с выходами первого и второго элементов И-НЕ соответствующего разряда, а выходы подключены к выходам шифратора, входы шйфратора подключены к первым входам соответствующих входных элементов И-НЕ, выход каждого из которых подключен к соответствующей шине и к второму входу соседнего входного элемента И-НЕ, при этом выход последнего входного элемента И-НЕ подключен к второму входу первого входного элемента И-НЕ, единичные выходы триггеров первого и второго разрядов подключены к входам первого дополнительного элемента И-НЕ, выход которого подключен к третьим входам третьего и седьмого входных элементов И-НЕ, единичный выход триггера первого разряда и нулевой выход триггера второго разряда подключены к входам второго дополнительного элемента И-НЕ, выход которого подключен к третьим входам первого и пятого входных элементов И-НЕ, единичный выход триггера второго разряда подключен к третьим входам четвертого и восьмого входных элементов И-НЕ, а нулевой выход триггера второго разряда подключен к третьим входам второго и шестого входных элементов И-НЕ.На фиг. 1 представлена структурная схема шифратора восьми каналов в три; на фиг. 2 - временная диаграм ма его работы.Шифратор содержит входные элементы И-НЕ 1 - 8, выходы которых подключены к входам элементов И-НЕ 9 - 14, выходы элементов 9 - 14 попарно в каждом разряде подключены к уста1127088 3новочным входам триггеров 15 - 17,единичные выходы триггеров 15 и 16подключены к элементу И-НЕ 18, единичный выход триггера 15 и нулевойвыход триггера 16 подключены к эле"менту И-НЕ 19, входы шифратора подключены к первым входам соответствующих элементов 1 - 8, выход каждого из которых подключен к второмувходу следующего входного элемента 1 - 8, а выход элемента 8 подключен к второму входу элемента 1, выход элемента 18 подключен к третьимвходам элементов 3 и 7, выход элемента 19 подключен к третьим входам 15элементов 1 и 5, прямой выход триггера 16 подключен к третьим входамэлементов 4 и 8, а инверсный выходтриггера 16 подключен к третьимвходам элементов 2 и 6. 20На фиг. 2 приняты следующие обозначения;20 - 27 - входные сигналы шифратора, 28, 29 и 30 - сигналы на прямыхвыходах триггеров 15, 16 и 17 соответственно, 31 и 32 - сигналы на выкодах элементов 19 и 18 соответствен"но,Шифратор работает следующим образом. ЭОПусть на первый вход элемента 1поступает потенциал "1", на остальных входах шифратора при этом "0".На выходе элемента 1 при этом формируется сигнал "0", афна выходах элементов 7 и 8 - сигнал 1 , на выхо 11 135дах элементов 9, 11 и 13 формируетсясигнал "0", на выходах элементов 10,12 и 14 - сигнал "1", Триггеры 1517 устанавливаются в нулевое состояние.При возникновении импульсных помех, приводящих к пропаданию входно"го сигнала на первом входе элемента 1, на выходах элементов 9 - 14образуется нулевой сигнал, однакона выходе шифратора сохраняется ин- .формация, запомненная в триггерах 15;16 и 17.Входные сигналы шифратора поступают с перекрытием при переходе меж.ду соседними положениями. Поэтомупри поступлении уровня логическойединицы на второй вход шифратора навыходе элемента 2 сохраняется уровень логической единицы, так как на второй вход этого элемента поступает уровень логйческого нуля с выхода элемента 1. При перепаде потенциала на первом входе шифратора до уровня ,логического нуля на выходе элемента 1 возникает уровень логической еДиницы, который деблокирует по второму входу элемент 2. Поскольку на втором входе шифратора сохраняется уровень логической единицы, то на выходе элемента 2 появляется уровень логического нуля. Код на выходе элементов 9 - 14 устанавливает триггеры 15, 16-и 17 в состояние 100.При переключении триггеров в состояние 100 на обоих входах логического элемента 19 появляются уровни логической единицы, а на его выходе- уровень логического нуля, который блокирует по третьему входу элемент 1, предотвращая обратное переключение шифратора в предыдущее сос- . тояние после прохождения помехи, если срабатывание произошло от тако- вой.Аналогичным образом гроисходит переключение шифратора в остальные состояния, при этом элемент 2 блокируется по третьему входу потенциалом с инверсногс выхода триггера 16, элемент 3 блокируется аналогично по третьему входу потенциалом с выхода элемента 18, а элемент 4 - потенциалом с прямого выхода триггера 16, элемент 5 блокируется потенциалом с выхода элемента 19, элемент 6 - потенциалом с инверсного выхода триггера 16, элемент 7 - потенциалом с выхода элемента 18, элемент 8 блокируется по третьему входу потенциалом. с прямого выхода триггера 16. Потенциал с выхода элемента 19 блокирует также элемент 1 при переходе сигнала с восьмого входа на первый.В результате описанного процесса на прямых выходах триггеров 15, 16 и 17 формируется двоичный код (соответственно, первый, второй и третий разряды) состояния шифратора, причем переключение шифратора из предыдущего состояния в последующее происходит оцнократно за время перекрытия входных сигналов.В предлагаемом шифраторе не проис ходит искажения выходной информации при возможной помехе на его входе.1127088 Фга Составитель А.СмирновРедактор Л.Веселовская Техред Т.Маточка Кор ектор О.Бил ал ППП "Патент", г.ужгород, ул.Проектна аказ 8755/44 ВНИИПИ Государ по делам 113035, Москва Ж аж 861 Подписно енного комитета СССР обретений и открытий Раушская наб., д, 4/5