Преобразователь двоичного сигнала в балансный пятиуровневый сигнал

09) 01) СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН Д 11 Н 03 К 13/24ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯИ АВТОРСКОМУ СВИЩ":ТЕЛЬСТВУ ВР ,(56) 1. Авторское свидетельство СССРВ 651491, кл. Н 04 1. 3/02 01,04.77:(54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГОСИГНАЛА В БАЛАНСНЦИ ПЯТИУРОВНЕВИЙСИГНАЛ, содержащий регистр считывания, вход которого соединен с входной шиной, блок памяти, последовательно соединенные делитель частоты,мультиплексор и инвертор, а такжедешифратор состояния и дешифратор сиг.нала инверсии, тактовые входы регистра считывания и делителя частоты соединены с тактовой шиной, другой выход делителя частоты соединен с другими входами регистра считыванияи мультиплексора, к информационному входу которого подключен блок памяти, а дешифратор состояния через дешифратор сигнала инверсии соединен с управляющим входом инвертора, о т л и ч аю щ и й с я тем, что, с целью повышения надежности, введены формирователь адреса и Э -триггер, тактовый, вход которого подключен к другому выходу делителя частоты, выход 3 - триггера соединен с другим входом дешифратора сигнала инверсии и входом дешифратора состояния, другой вход которого соединен с выходом регистра считывания и входом формирователя адреса, другой вход которого соединен с выходом дешифратора Е состояния и информационным входом 3 -триггера, а выход подключен к входу блока памяти, причем выход ,инвертора подключен к выходной шине устройства. И10953Изобретение относится к импульсной технике и предназначено для кодопреобразования в цифровых системах передачи данных, оборудованных регенераторами пятиуровневого сигнала.Известен преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содержащий конвертер, реверсивный счетчик, два блока задержки, 10 формирователь, дешифратор и блок балансировки 1.1 1,Однако этот преобразователь громоздок, так как не позволяет использовать микросхемы высокой степени 15 интеграции, а также имеет органиченное быстродействие, поскольку кодоОтреобразование ведется на частоте выходного сигнала.Наиболее близким к предлагаемому 20 по техническому решению является преобразователь двоичного сигнала в балансный пятиуровневый сигнал, содержащий регистр считывания, вход которого соединен с входной шиной, блок 25 памяти, последовательно соединенные делитель частоты, мультиплексор и инвертор, а также дешифратор состояния и дешифратор сигнала инверсии, тактовые входы регистра считывания и дели- Зо теля частоты соединены с таКтовой шиной, другой выход делителя частоты соединен с другими выходами регистра считывания и мультиплексора, к информационному входу которого подключен блок памяти, а дешифратор состояния через дешифратор сигнала инверсии соединен с управляющим входом инвертора Г 23.Недостатком этого устройства яв О ляется сложность схемы балансировки выходного сигнала, так как определение знака веса пятиуровневого слова осуществляется путем анализа составляющих его символов, а для обозначе ния пятиуровневого символа требуется как минимум трехразрядное двоичное слово. Кроме того, преобразователь имеет недостаточную помехозащищенность выходного сигнала, обусловленную тем, что дешифратор состояния подключен к выходу двоичного инвертора (выход преобразователя), поэтому сигнал о необходимости балансировки приходит с опозданием, и текущая цифровая сумма выходного сигнала достигает большой величины, т.е, формируется длинная серия однополярных символов, что вызывает большие межсимволь 97 1ные искажения при передаче пятиуровневого сигнала по линии, снижая тем самым надежность работы устройства.Цель изобретения - повышение надежности,Поставленная цель достигается тем,что в преобразователь двоичного сигнала в балансный пятиуровненый сигнал, содержащий регистр считывания,вход которого соединен с входной шиной, блок памяти, последовательносоединенные делитель частоты, мультиплексор и инвертор, а также дешифратор состояния и дешифратор сигналаинверсии, тактовые входы регистрасчитывания и делителя частоты соединены с тактовой шиной, другой выходделителя частоты соединен с другимивходами регистра считывания и мультиплексора, к информационному входукоторого подключен блок памяти, адешифратор состояния через дешифратор сигнала инверсии соединен с управляющим входом инвертора, введеныформирователь адреса и Э -триггер,тактовый вход которого подключен кдругому выходу делителя частоты, выход 3 -триггера соединен с другимвходом дешифратора сигнала инверсиии входом дешифратора состояния, другой вход которого соединен с выходомрегистра считывания и входом формирователя адреса, другой вход которогосоединен с выходом дешифратора состояния и информационным входом Э -триггера, а выход подключен к входу блока памяти, причем выход инвертораподключен к выходной шине устройства.На фиг, 1 изображена функциональная схема устройства; на фиг. 2 -графикпереходов из одного состоянияв другое.Преобразователь двоичного сигналав балансный пятиуровневый сигнал содержит регистр 1 считывания, блок 2памяти, делитель 3 частоты, мультиплексор 4, инвертор 5, дешифратор 6состояния, дешифратор 7 сигнала инверсии, формирователь 8 адреса иР -триггер 9, а также входную шину(вход) 10, тактовую шину 11 и выходную шину (выход) 12.Входы регистра 1 считывания подключены соответственно к входной шине 10, тактовой шине 11 и входу делителя 3 частоты, а также тактовомувходу Р -триггера 9, входу мультиплексора 4 и выходу делителя 3 частоты, а выход через соединенные по+ Н 1 Н 0 0 Н 0 9 0 106 2 Н = Н 3 10953следовательно формирователь 8 адресаи блок 2 памяти подключен к информационному входу мультиплексора 4,другой вход которого соединен с выходом делителя 3 частоты, а выход5через инвертор 5 - с выходной шиной 12, при этом один из входов дешифратора 6 состояния подключен к выходу регистра 1 считывания, а другой -к входу дешифратора 7 сигнала инверсии и выходу Э -триггера 9, информационный вход которого соединен свыходом дешифратора 6 состояния,другим входом формирователя 8 адресаи через дешифратор 7 сигнала инверсии - с соответствующим входом инвертора 5.Устройство работает следующим образом.Регистр 1 считывания осуществляет,последовательную запись входной двоичной информации со скоростью сигнала тактовой частоты Г и параллельноесчитывание ее в виде 8-разрядных двоичных слов - сигнал В = В 1 В 2 ВЗВ+В 5 вбвчвв, 25каждый символ В к которых затянутна тактовый интервал сигнала Г/8,который формируется на первом вы ходе делителя 3 частоты и поступает на считывающий вход регистра 1считывания. Сигнал В поступает на первый вход формирователя 8 адреса идругой вход дешифратора 6 состояния,выходной сигнал которого 97 4Б =Г(В Ь) =аа"где а а - двоичное двухразрядноеиф 2слово есть функция оточередного слова В =ВВВВВВВВа ипредыдущего состояния;сигнала Я,= а.А 2.Последний получается из Б;+ путемзадержки на В -триггере 9 на тактсигнала Г/8 и поступает на второйвход дешифратора 6 состояния. Приэтом%:формирователя 8 адреса получается из сигнала В путем замены символа В 2 на значениеВ 2 В + В(В+ В ) (В+ ВВ)х 1(ВЕ а а 2 + В 2 а а),Сигнал В поступает на вход блока 2 памяти, на выходе которого формируется сигнал Я = 000 ф - пятиуров невое слово из четырех символов Я.Формирование Я из В приведено в таблице.+ + 240 0 0 + Н 0 +Н 178 = Н - Н 210 0 Н - Н 146 - + 179 - Н - + . 211 + Н - + 147 О +в + 149 О + 0 0 18 - Н 0 0 213 0 0 0 + 245 0 0 - Н 150 - 0 О Н 182 щ + 0 Н 214 О + 0 Н 246 - Н 0 Н 183 = Н 0 + 215 0 Н 0 + 15 - + 0 + 153 - 0 Н 0 185+ Н О, 217 0 Ф Н 0 249 - Н Н 0 154 + + 250 = + Н Н 0 186 + ++ 218 - 0 Н Н 251 = Н Н + 252 + Н Н 157 - + + 0 189 д Н + 0 221 0 Н + 0 253 + + 0 .+ 254 ,Н + Н 255 - Н + +- здесь и далее двоичное восьмиразрядное слово ВВф 3 ВдВ ВьВ Вв обозначено десятичным числом: 00000001 00000010 11111111 255 1 2 3136 + - Н - 168 Н = Н - 200 .Н О Н137 0 - Н 0 169 + = Н 0 201 + 0 Н 0 139 О Н + 171 Н + О = 203 + - Н +140 + 0 + - 172 Н - + - 204 Н + + 142 0 щ +Н 174 + Н 0206 + - + Н 144 + Н - - 176 - - + Н 208 + Н 0 0 145 О Н - 0 177 0 Н, +209 148 0 Н О - 180 О Н = + 212 0 + Н. 152 - + Н - 184Н Н в . 216 0 Н Н 1550 Н +87 Н +0 219 - + Н +156 0 + + - 188 - Н + - 220 + Н + 1580 + Н 190 + Н = О 222 - + + Н 159- 0 + + 191 = + + + 223 0 + + + 232 Н Н 0233 Н - Н 0 234 + 235 Н 236 Н 241 - НН242 Н Н + 243 + НН244 - Н Н 247 + + - Н 248 Н Н - 0. Уагород,уа.Проектная, 4 ал 9Каждый пятиуровневый символ Я кодирован трехраэрядным двоичным числом и несет определенный вес (указан в скобках): "Н" - 110 (+2), "+" - 100 (+1), "0" - 000 (0), 5 и и 001 ( 1) и пВсе четыре символа Цк пятиуровневого слова Я формируются одновременно и затянуты на тактовый интервал сигнала 718. Сигналы Р/8 и Г/4 10 с выходов делителя 3 частоты посту- лают на первый и второй адресные входы мультиплексора 4, на третий вход которого поступает сигнал (1. На выходе мультиплексора 4 формируется сигнал Я - последовательность пятиуровневых слов, которые также состоят из символов ((, ( и Я, которые следуют друг за другом и затянуты на тактовый интервал сигнала У/2. В инверторе 5 происходит балансировка . сигнала Япоступающего на вход инвертора 5, на управляющий вход которого поступает сигнал 11 с выхода дешифратора 7 сигнала инверсии, Физическийсмысл выраженияЯ .+ = й(В, Б;)означает определение текущей цифровой суммы на концах пятиуровневык слов Яф после балансировки. При этом су- ЗО ществуют только четыре разрешенных состояния (сигнал Б,) и соответствующие им веса на концах слов сбалансированного сигнала Я: Я -1Я 2О, Бз=+1 и Б,=+235Допустимые переходы из одного состояния в другое показаны на фиг. 2 10Сигналы Я,1 1 и Я 1 (очередное ипредыдущее состояния) поступают навходы дешифратора 7 сигнала инверсии,сравниваются в нем, и на выходе последнего формируется сигнал двоичнойинверсии Иначе это можно выразить как 3) = а аф а а 2+ аф аи ф(а 1 + а 2) + ааа 1 а 21 2 1При Р1 происходит инвертирование. в инверторе 5 всех символов пятиуровневого слова Я. При 90 сигнал ( проходит инвертор. 5 без изменений.Таким образом, на выходе инвертора 5, который является выходом преобразователя, формируется .пятиуровневый сигнал с максимально допустимыми отклонениями текущей цифровой суммы на пятиуровневом символе -3 и +4, а на концах пятиуровневых слов -1 и +2. Технико-экономический эффект от использования устройства заключается в уменьшении на треть числа используемых элементов и, соответственно, уменьшении потребления энергии. Кроме того, увеличивается надежность работы за счет повышения помехозащищенности выходного пятиуровневого сигнала из-за лучшей его балансировки.