Устройство для обработки логической информации

(5 6 Г 700 ТЕНИЯ хническии ьство СССР 00, 1980. ницкий В,А., нные вычислиМашиностроение,4) УСТРО СКОЙ ИНФО(57) Изо тельной зовано для ческой и является, возможно сится к вычислиет бытЬ исгольнечеткой логи- елью изобретения ункциональных ва за счет обраГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ К ДТОРСКОМУ СНИДЕТЕ(56) Авторское свидетелз 941994, кл, С 06 Р 7Дроздов Е.А., КомарПятибратов А.П. Электртельные машины. И.:1976, с. 230-231,ЙСТВО ДЛЯ ОБРАБОТКИ ЛОГИРМАЦИИтение отнонике и можобработкирмации. Цсширение фй устройст ботки нечеткой логической информации. Устройство для обработки нечеткой логической информации содержит информационные входы 1 и 2 устройства, выход 3 устройства, первый настроечный вход 4 устройстна, второй1настроечный вход 5 устройства, дешифраторы 6 и 7 кода, блок 8 поразрядно логических операций, регистр 9, сдвигатель 10, шифратор 11 кода, третий настроечный вход 12 устройства. На информационные входы устройства подаются значения нечетких логических переменных, дешифраторы преобразуют полученную информацию в унитарный код, блок поразрядных логических операций реализует поразрядные логические функции, полученный, результат преобразуется на шифраторе в двоичный код, который является результатом логической обработки нечет";их переменных. 3 з.п. ф-лы, 4 ил.Изобретение относится .к вычислительной технике и может быть использовано для обработки нечеткой логической информации.5Целью изобретения является расширение функциональных воэможностейустройства эа счет обработки нечет, кой,(многозначной) логической информации. 10Логическая обработка нечеткой информации основана на следующем теоретико-множественном эквивалентенечетных множеств.Пусть У = 1 х 1- (конечное или счетное) - универсум; Ч = Р) - некотораясистема его подмножеств, называемыхэлементарными, таких что ( Ф О,11= 11, все о( конечны,Х,У 4 У обобщенно равны, еслиМЮ Ч; 11 Й Х 1 = 1 Ы и У 1. Х обобщенно включает 7, если МЫ е Ч: 1 Х 14 1 Ы Й У 1. Тогда. множество пар Х =:И, 1 Ы и Х 1.1 Ы й Х 1 = Фзадает25 класс множеств, обобщенно равных множеству Х. Иножеству Х соответствует определенная на Ч функция Их(1)= =16 О Х 1, Нормированная по 1 И 1, она может рассматриваться как функция совместимости (р(Ы) = Их(с 0/ Ы 1 ) нечеткого множества ХЧ, где- символ нечетного включения (множество Х пар (Ы, 1 дОХ 1 7 есть обобщенное описание множества Х или просто обобщенное множество). Если во всех па 35 рах заменить Их(еО = 1 Ы О Х 1 на х(Ы) =1 с 1 П Х/ с 1, ту Х превратится в нечеткое множество 3,Ю 7.Такое построение нечетного множества сводит, само это понятие (нечеткое множество) к некоторой структуре обычных множеств, что позволяет и логическую обработку нечетких (многозначных) логических переменных свести к обработке соответствующих структур двоичных переменных.Основными логическими операциями над нечеткими переменными являются определение максимума (нечеткая, или многозначная дизъюнкция), мини 50 мума (нечеткая или многозначная конъюнкция), дополнение (до единицы или другого максимального значения, принимаемого переменной, - нечеткая или многозначная инверСия).Любая логическая переменная (многозначная или двоичная) является предикатом принадлежности некоторому множеству, т.е. выражением видаЭлемент х принадлежит (не принадлежит) множеству Х", причем если Х -обычное множество, это выражение может быть истинным или ложным, а если Х - нечеткое множество, степеньистинности этого выражения можетменяться от О до 1,Нечеткое множество ХЧ строится с помощью обычных множеств Ы Б Ч,это дает возможность заменить многозначную логическую переменную (выражение "Элементпринадлежит нечеткому множеству Х") множествомдвоичных логических переменных (множеством выражений "Элемент х принадлежит множеству Ы и множеству Х"),причем общее количество двоичныхпеременных равно И 1, а количествоистинных - величине Их(4). При этом,поскольку при нечетком или обобщенном описании важно лишь количествоистинных и ложных значений переменных можно задавать этим переменнымистинные значения произвольным образом, сохраняя лишь их количество,т.е. нечеткая обработка множествадвоичных переменных включает их"обезличивание", Ниже приведены этапытакой обработки, где для "обезличивание.двоичных переменных выполняется упорядочение их истинных значений путем сдвига всех единиц в одну,а всех нулей - в другую сторону,1. Заменить нечеткую (многоэнач-, ную) логическую переменную вектором двоичных логических переменных с количеством компонент, на единицу меньшим количества различных значений, принимаемых многозначной переменной.2. Согласно степени истинности многозначной логической переменной присвоить соответствующим разрядам вектора единичное значение.3. Нечеткие дизъюнкция и конъюнкция заменяются поразрядными дизъюнкцией и конъюнкцией построенных векторов. Нечеткое отрицание заменяется поразрядным отрицанием с последующим упорядочЕнием результирующего вектора, которое состоит в сдвиге единичных разрядов в крайние правые, а нулей - в левые позиции (поскольку перечисленные операции составляют функциональный полный базис, все прочие логические операции над нечеткими (многозначными) переменными сво55 3 14466 дятся к последовательному применению перечисленных).4. Значение результирующей нечеткой (многозначной) переменной равно количеству единиц в результирующем5 двоичном векторе.Любая логическая информация (т.е. любые булевы векторы) может быть подвергнута нечеткой обработке. Поскольку при этом важна лишь количественная характеристика этой информации (количество истинных и ложных значений в соответствующих булевых векторах), то можно заменить исходные векторы любыми другими с тем же количеством истинных и ложных значений (сдвигом всех единиц в одну, а всех нулей - в другую сторону). Полученные в результате векторы, обобщенно равные исходным, подвергаются логической обработке, причем если на каком-либо шаге упорядоченность истинных и ложных значений компонент обрабатываемых векторов нарушается, 25 ее необходимо восстановить (сдвигом всех единиц в одну, а всех нулей - в другую сторону).Результатом такой нечеткой обработки булевых векторов является век- ЭО тор с соответствующим количеством единиц и нулей, При различных способах упорядочения истинных и ложных значений в исходных векторах (и промежуточнщс) результирующие векторы35 имеют также различное распределение единиц и нулей, однако количество их (как раз и являющееся результатом нечеткой обработки) будет одним и . тем же, .т.е, эти результирующие векторы будут обобщенно равными.Таким образом, обеспечивается обработка как исходной нечеткой (многозначной) логической информации, так и четкой информации, представленной булевыми векторами. 1Рассмотрим в качестве примера выполнение нечетких дизъюнкции, конъюнкции и отрицания над восьмеричными переменными А и В, представленными. трехраэрядными двоичными числами. Пусть А = 4 = 1001,. В = 6 110.АМВ = шах(А,В)=В=6,110;АЛВ = ппп(А,В) А=.4=100 дА=7 - А=Зщ 011 аПредставим переменные А и В булевыми векторами с соответствующим количеством истинных и ложных зиаЧений; 164А - (0001111);(0111111)Поразрядная дизъюнкция этих векторов совпадает с вектором В, имеющим большее количество истинных значений. Поразрядная конъюнкция совпадает с вектором А:(0001111) л (0111111) = (0001111). А4,Поразрядная инверсия вектора Адает (0001111) = (1110000), В этомвекторе нарушено первоначальное упорядочение истинных и ложных значений, однако количество единиц равнотем. Чтобы результирующий вектор могбыть подвергнут дальнейшей обработке, а также для правильного его декодирования, он должен быть зановоупорядочен(1110000) (0000111).Упорядочение сводится к транспортированию полученной информации.На фиг. 1 представлена функциональная схема устройства для обработки нечеткой логической информации;на фиг. 2 - схема дешифраторов кода;на фиг, 3 - схема шифратора кода;на фиг. 4 - схема сдвигателя.Устройство для обработки нечеткойлогической информации (Фиг. 1) содержит первый информационный вход,3устройства, второй информационньйвход 2 устройства, выход 3 устройства, первый настроечный вход 4 устройства, второй настроечный вход 5устройства, дешифраторы б,и 7 кода,блок 8 поразрядйых логических операций, регистр 9, сдвигатель 10, шифратор 11 кода, третий настроечныйвход 12 устройства.Дешифраторы кода (фиг. 2) содержат дешифратор 13 и группу элементовИЛИ 141-14,п.Шифратор кода (фиг. 3) содержитшифратор 15, группу элементов ИЛИ16.1-16.п и группу элементов ЗАПРЕТ17. 1-17, и+1.Сдвигатель 10 (фиг. 4) содержит.элементы ЗАПРЕТ 18.1-18.п, И 19119.п, элементы ИЛИ 20.1-20.п.Устройство для обработки логической информации работает следующимобразом,Значения нечетких (многозначных)логических переменных в виде двоичных чисел (целых беэ знака) подают 5 1446ся на первый и второй информационныевходы 1 н 2 устройства. Дешифраторы6 и 7 кода преобразуют входной двоичный код в унитарный (колнчествоединиц равно значению кода на входедешифратора, причем все единицы занимают правые, а все нули - левыепозиции), Блок 8 поразрядных логических операций в зависимости от кода операций на первом настроечномвходе 4 устройства реализует поразрядные логические функции (дизъюнкцию, конъюнкцию, отрицание, передачукода) над соответствующими разрядами кодов, полученный результат записывается в регистр 9. Сдвигатель 10под управлением третьего настроечного входа 12 устройства выполняетсдвиг единиц Ьправо. Шифратор 11 кода преобразует унитарный код навыходах регистра 9 в двоичный код, Кодна выходе 3 устройства является значением нечеткой логической переменной - результата логической обработки нечетких (многозначных) переменныхэПусть, например, первый или вто-.рой информационные входы 1 и 2 устройства четырехразрядные, следовательно, нечеткие логические переменные принимают значения от 0 до 15.Пусть на первый информационный вход1 поступает код 1010 (число десять),а на второй вход 2 - код 01 10 (чис 35ло шесть), над которыми необходимовыполнить многозначную логическуюоперацию.С(АЛВ),где А = 10, В = 6, С - результат 40,операции:С = 15 - шхп(АВ) = 9.Дешифраторы б и 7 кода имеют по15 выходов, на выходе дешифратораб кода образуется код с десятью единицами (справа) и пятью нулями (слева), на выходе дешифратора 7 кода -код с шестью единицами (справа) и девятью нулями (слева).На первый настроечный вход 4 устройства поступает вход выбора поразрядной конъюнкции, в результате которой на выходе блока 8 поразрядныхлогических операций образуется кодс шестью единицами (справа) и девятью нулями (слева), эанисываемый врегистр 9, Поскольку этоткод не имеет нулей, расположенных правее единиц на третий настроечный вход 12 616 6устройства подается сигнал,обеспечи;вающий передачу кода через сдвигатель 10 без изменений, а на первый вход 4 устройства подается код выбора операции поразрядной инверсии входа С, в результате чего на входе блока 8 поразрядных логических операций образуется код с девятью единицами (слева) и шестью нулями (справа), записываемый в регистр 9. Этот код имеет нули правее единиц, следовательно, его надо, сдвинуть на шесть разрядов вправо. Это выполняется сдвигателем. 10, который меняет местами левые и правые разряды кода при подаче соответствующего сигнала на третий настроечный вход 12 устройства. На первый настроечный вход 4 подается сигнал, обеспечивающий передачу кода через блок 8 поразрядных логических операций с входа С без изменений, Этот код (теперь уже правильно упорядоченный) снова записывается в регистр 9, Теперь на входы шифратора 11 кода поступает код с девятью единицами справа, преобразуемый им в число 1001 (девять), которое и является результатом логической обработки многозначных переменных.Формула изобретения1. Устройство для обработки логической информации, содержащее блок поразрядных логических операций и регистр, причем информационные входы регистра соединены с выходами блока поразрядных логических операций, настроечный вход которого соединен с. первым настроечным входом устройства, второй настроечный вход устройства соединен с управляющим входом регистра, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет обработки нечеткой логической информации, оно содержит два дешифратбра кода, сдвигатель и шифратор кода, причемпервый информационный вход устройства соединен с входом первого дешифратора кода, выход которого соединен с первым информационным входом блока поразрядных логических операций, выход которого соединен с информационным входом регистра, выход которого соединен с входами шифратора кода и информационными входа 7 1 ми сдвигателя, выход которого соединен с вторым информационным входом блока поразрядных логических операций, второй информационный вход устройства соединен с входом второго дешифратора кода, выход которого соединен с третьим и"формационным входом блока поразрядных логических операций, третий настроечный вход устройства соединен с управляющим входом сдвигателя, выход шифратора кода является выходом устройства,2. Устройство по п. 1, о ти - ч а ю щ е е с я тем, что дешифратор кода содержит ь-входовой дешифратор, х - количество обрабатываемых разрядов, и (и) элемент ИЛИ, и = 2, причем вход дешифратора кода соединен с входами дешифратора, первый вход (1-1)-го элемента ИЛИ соединен с 1-м выходом дешифратора,= 1 и, второй вход (а)-го элемента ИЛИ соединен с шиной логического нуля, выход (-1)-го элемента ИЛИ соединен с вторым входом (-2)-го элемента ИЛИ и с выхсдом дешифратора кода.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что шифратор кода содержит (и) элемент ИЛИ, и элементов ЗАПРЕТ, шифратор, причем446616 Япервые входы элементов ИЛИ и первыевходы (-1)-го элемента ЗАПРЕТ соединены с входами шифратора кода, первьп вход и-го элемента ЗАПРЕТ соеди 5нен с шиной логической единицы, вторые входь первого элемента ИЛИ ипервого элемента ЗАПРЕТ соединеныс шиной логического нуля, вторые10 входы К-го элемента ЗАПРЕТ и К-гоэлемента ИЛИ соединены с выходом(К)-го элемента ИЛИ, К = 2, п,выходы элементов ЗАПРЕТ соединеныс входом шифратора, выход которого15 является выходом шифратора кода.4." Устройство по п. 1, о т - ич а ю щ е е с я тем, что сдвигательсодержит (и) элемент ЗАПРЕТ,(п)элемент И и (и) элемент ИЛИ, причем первые входы элементов И и первые входы элементов ЗАПРЕТ соединены с управляющим входом сдвигателя,выходы элементов ЗАПРЕТ соединеныс первыми входами элементов ИЛИ,25 вторые входы которых соединены с выходами элементов И, вторые входы которых соединены с входом сдвигателя,вторые входы 1-го элемента ЗАПРЕТсоединены с (и-)-м входом сдвигателя, выходы элементов ИЛИ являютсявыходом сдвигателя,к одписное етениям и открытиям прушская наб., д, 4/5 Изводственно-по акаэ 6748/53 НИИПИ Госуда Тираж 704 твенного комитета по из 113035, Москва, Ж, фическое предприятие, г. Ужгород, ул, Проектная,