Логическое запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик пп 960954(22) Заявлено 290 181 (21), 3266386/18-24 Р 1 М К з с присоединениемзаявки Мо 6 11 С 15/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 230982(72) Авторы изобретения тч.Г.И. Кукулиев, Т.З. Темирханов, И.Г. Гафурови И.А, Айдемиров Дагестанский государственный университет.им, В.И. Ленина и Дагестанский политехнический институт(54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Известно устройство, содержащее блоки памяти, адресные входы которых подключены к регистру адреса, информационные входы через последовательно соединенные элементы И и ИЛИ второй группы - к выходам первых и вторых элементов И третьей группы, дополнительный регистр слова и дополнительные элементы НЕ, входы которых подключены к выходам дополнительного регистра слова и информационньм входам первых элементов И третьей группы, а выходы - к информационньм входам вторых элементов И .третьей группы (1)Недостатком этого устройства является его сложность.Наиболее близким техническим решением к изобретению является логическое запоминающее устройство, содержащее накопители, дешифраторы адреса, регистр адреса, первый и второй регистры слова, первую группу элементов И и элементы ИЛИ,причем адресные входы дешифраторов,адреса подключены к регистру адреса, а вы-. ходы - к входам накопителей, первые входы элементов И первой группы подключены соответственно к шинамуправления, вторые входы - к выходамвторого регистра слова, а выходы -к входам элементов ИЛИ,Кроме того, оно содержит вторую итретью группу элементов И, при этомпервые входы элементов И второйгруппы соединены с одной из шинуправления, а выходы - к информационным входам накопителей, вторыевходы одних из элементов И второйгруппы - к инверсным выходам первогорегистра слова, прямые выходы накопителей соединены с первьми входами15 одних из элементов И третьей группы, а инверсные выходы с первыкивходами других элементов И третьейгруппы, выходы элементов ИЛИ подключены к вторьм входам элементов Итретьей группы, выходы одних из которых соединены с входами установки11 первого регистра слова, выходы других - с входами установкиф 0 первого регистра слова 2),25 Недостаток известного устройствазаключается в том, что для выполнения арифметических операций требуется относительно большое числообращений к накопителю, которое за 30 висит от разрядности операндов и960954 также от количества переносов (при сложении) и заемов (при вычитании), за счет чего значительно снижается быстродействие устройства.Целью изобретения является повышение быстродействия устройства путем обеспечения реализации за одно обращение к накопителю наряду с каж"дой из шестнадцати логических операций и арифметической операции сложения,Поставленная цель достигается ,тем, что в логическое запоминающее устройство содержащее накопители, дешифратор адреса, регистр адреса, первый и второйрегистры числа, группы элементов И и элементы ИЛИ, причем первые входы элементов И первой группы объединены и являются входом разрешения записи устройства, а выходы подключены к информационным входам накопителей, адресные входы которых соединены с выходами дешифратора адреса, входы которого подключены к выходам регистра адреса, вторые входы одних из элементов И первой группы соединены с прямыми выходами первого регистра числа, инверсные выходы которого подключены к вторьм входам других элементов И первой группы, инверсные выхо" ды накопителей соединены с первыми входами одних иэ элементов И второй группы, выходы которых подключены к входам установки в 1, первого регистра числа, входы установки в 0 которого соединены с выходами других элементов И второй группы, первые входы которых подключены к прямым выходам накопителей, вторые входы элементов И второй группысоединены с выходами элементов ИЛИ,введены Формирователь сигналов пере" носа и третья группа элементов И,первые входы которых попарно объединены и являются одними из управляющих входов устройства, другимуправляющим входом которого является первый вход формирователя сигналов переноса, второй вход которого подключен к прямым выходам накопителей, а третий вход - к прямому выходу второго регистра числа и вторым входам первого и четвертого элементов И третьей группы, вторыевходы второго, третьего, пятого ишестого элементов И третьей группысоединены с инверсным выходом второго регистра числа, первые, вторыеи третьи входы элементов ИЛИ под,ключены соответственно к выходамэлементов И третьей группы, четвертый вход Формирователя сигналов переноса соединен с третьими входами второго и пятого элементов И третьейгруппы и является прямым разряднымвходом устройства, третьи входи 4первого и четвертого элементов Итретьей группы объединены и являютсяинверсным разрядным входом устройства, прямым и инверсным выходамикоторого являются соответственнопервый и второй выходы формирователясигналов переноса.Кроме того, формирователь сигналов переноса содержит элементы И,элемент И-НЕ и элемент ИЛИ, выход10 которого соединен с первыми входамипервого элемента И и элемента И-НЕ,входы элемента ИЛИ подключены к выходам второго, третьего и четвертогоэлементов И, вторые входы первого15 элемента И иэлемента И-НЕ объединены и являются первым входом формирователя, а выходы - соответствен.но первым и вторым выходами формирователя, первые входы третьего и,20 четвертого элементов И объединеныи являются вторым входом Формирователя, первый вход второго элемента Ии второй вход третьего элемента Иобъединены и являются третьим входом фоРмиРователя, четвертым входом которого являются объединенныевторые входы второго и четвертогоэлементов И,На чертеже представлены функциональные схемы предложенного устройства и формирователя сигналов переноса.Устройство содержит накопители 1с прямым 2 и инверсными 3 выходами,дешифратор 4 адреса, регистр 5 адре"са, первую группу элементов И 6 и7, первый регистр 8 числа с входами9 и 10, вторую группу элементов И 11,второй регистр 12 числа, элементыИЛИ 13.1 и 13.2, формирователь сигна"40 лов переноса 14 и третью группуЭлементов И 15-20.формирователь сигналов переносасодержит первый элемент И 21 с выходом 22, элемент И-НЕ 23 и с вы 45 ходом 24, элемент ИЛИ 25, второй 26,третий 27 и четвертый 28 элементы И,Кроме того, устройство содержитвход 29 разрешения записи и управляющие входы 30 - 34 устройства, инверсный 35 и прямой 36 разрядныевходы устройства,Устройство работает следующимобразом.Анализ работы устройства можнопровести, представляя его как элементарный автомат, Функция переходовкоторого с учетом управляющих сигналов имеет вид 60(Ь+) -фИ("Х П) .Чр О) 1 Ч 14 Х)Ччф,Х П; Чх;и; ЧдХуЪ где ц(е+1) - состояние элемента памяти в момент времених,ч у О . 1 О О О О О О О ОО хл у х 9 у О О 1 - О1 О 1 О О 2 1 О хО О О х О О х Ч . - состояние элемента памяти в момент времениП 1 1 Г 5 Х 19) Ю) 1 П Х 1 С )- значение переноса присложении (-1) разряда;х.--й разряд двоичной1 переменной, записаннойв регистре 12;г у д - управляющие сигналы науправляющих входах30 " 34.При этом на выходах 22 и 24 образуются соответственно сигналы переноса П и П-го разряда, причем навходы 36 и 35 подаются соответственнопрямой и инверсный, сигналы переносапредыдущего разряда.Реализуемые таким элементарньиавтоматом логические операции междупеременной Х, записанной в регистре12 и переменной У, записанной в выбранной ячейке накопителя 1, при различных его исходных состояниях икомбинациях управляющих сигналов,полученных из данного выражения,.приведены в таблице, где- сигнална выходе элемента ИЛИ 13.1; Ксигнал на выходе элемента ИЛИ 13.2,Работу устройства поясним на. примере реализации арифметическойоперации сложения между двойничнымипеременными Х, записанной в регистре 12, и Х, записанной в выбраннойячейке накопителей 1. Результатоперации записывается на место переменной У,для этого, в течение тактовогосигнала .необходимо на управляющихвходах 31 и 33 и входе 29 установитьнулевые значения сигналов, а науправляющих входах 30, 32 и 34 .единичные значения сигналов. Послеокончания переходных процессов в .целях образования сигналов переноса от П,( до П 1, длительность которых меньше длительности тактовогосигнала, в зависимости от значения 1 О О О О 1 1 О О О П возбуждается сигнал на входе36 при П = 1, или входе П35при П = О, которыйдает раэрешЕние для прохождения на вход элемента ИЛИ 13.1 соответственно Х черезэлемент И 16 или Х через элементИ 15, и на вход элемента ИЛИ 13.2соответственно через элементы И 19или 18, Перенос и инверсное значение переноса П образуются соот ветственно на выходах 22 и 24 элементов И 21 и. И-НЕ 23, на входы которыхпоступает информация с выхода элемента ИЛИ 25 при единичном значениисигнала на управляющем входе 34.15 Элементы И 26-28, в зависимости Отсостояния входов 36 и 35, а такжезначений Х, Х, У и У, обеспечивают формирование сигнала на выходе элемента ИЛИ 25, При наличии ;щ единичного. сигнала на управляющемвходе 34 на выходе элемента И 21образуется значение функции П щХЗПЗ-. У(ПЮ 4 У,Хуф а на выходеэлемента Й-НЕ 23 инверсное значениеэтой Функции. На выходах элементовИЛИ 13.1 и 13.2 Формируется функция(ХФП.), которая, действуя на входыэлементов И 11, совместно с сигналами на выходах 3 и 2 накопителя 1Формирует на выходах этих элементовИ 11 соответственно функции У (ХЭ 1 )и У(Х ЭП), которые при воздействии соответственно на входы 9 и 10регистра 8 записывают в последнийтребуемую функцию (Х + у). По окон-,чании тактового сигнала, в паузе,на вход 29 подается единичное разрешение сигнала, а на управляющиевходы 30 - 34 - нулевые. Это позволяет переписать содержимое.ре" 40 гистра В в выбранную ячейку накопителей 1. Результат операции получается в выбранной ячейке накопителей 1 к на чалу следующего тактового сигнала.Таким образом,.операция выполняетсяза одно обращение к накопителям 1. К Выполняемая П . функциях.ЭП. х.ЕП, х + у л х П 1 ч чу П ч Формула изобретения 40 1 1 1 О О О О О 1 О 1 О О 1 О О 1 О 1 О 1 1 О 1 О О О 1 1 О 1 О 1 1 О О 1 1 1 О 2 1 1 1 1 2 О 1 О 1 Технико-экономическое преимущест. но предложенного устройстна заключается н том, что оно позволяет выполнить за одно обращение к накопителю помимо всевозможных логических операций и арифметическую операцию "35 сложения, что повышает быстродействие устройства по сравнению с известным. Логическое запоминающее уст"ройстно, содержащее накопители,дешифратор адреса, регистр адреса,первый и второй регистры числа,группы элементов И и элементы ИЛИ,причем первые входы элементов И первой группы объединены и являютсявходом разрешения записи устройства, а выходы подключены к информационным входам накопителей, адресные входы которых соединены с выходами дешифратора адреса, входыкоторого подключены к выходам регистра адреса, вторые входы однихиз элементов И первой группы соединены с прямыми выходами первогорегистра числа, инверсные выходыкоторого подключены к вторым входамдругих элементов И первой группы,инверсные выходы накопителей соединены с первыми входами одних изэлементов И второй группы, выходыкоторых подключены к входам установки н 1 первого регистра, числа,входы установки в О которого 65 соединены с выходами других элементов И второй группы, первые входы которых подключены к прямым выходам накопителей, нторые входы элементов И второй группы соединены с вы-; ходами элементов ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены формирователь сигналов переноса и третья группа элементов И, первые входы которых попарно объединены и являются одними из управляющих входов устройства, другим управляющим входом которого является первый вход формирователя сигналов переноса, второй вход которого подключен к прямым выходам накопителей, а третий вход - к прямому выходу второго регистра числа и вторым входам первого и четвертого элементов И третьей группы, вторые входы второго, третьего, пятого и шестого элементов И третьей группы соединены с инверсным выходом второго регистра числа, первые, вторые и третьи входы элементов ИЛИ подключены соответственно к выходам элементов И третьей группы, четвертый вход формирователя сигналов переноса соединен с третьими входами второго и пятого элементов И третьей группы и является пряМмым разрядным входом устройства, третьи входы первого и четвертого элементов И третьей группы объединены и являются инверсным разрядным входом устройства, прямым и инверсным выходами которого являются соот960954 ИИПИ Заказ 7298/66 Тираж 6.22 писное филиал ППП "Патент", г. Ужгород, ул ктна ветственно первый и второй выходы формирователя сигналов переноса..2. Устройство пс п, 1, о т л ич а ю щ е е с я тем, что формиро ватель сигналов переноса содержит элементы И, элемент И-НЕ и элемент ИЛИ, выход которого соединен с первыми входами первого элемента И и элемента И-НЕ, входы элемента ИЛИ подключены к выходам второго, третьего и четвертого элементов И, вторые входы первого элемента И и элемента Я-НЕ объединены и являются первым входом формирователя, а выходы - соответственно первым и вторым выходами формирователя, первые входы третьего и четвертого элементов И объединены и являются вторым входом формирователя, первый вход второго элемента И и второй вход третьего элемента И объединены и являются третьим входом формировате ля, четвертым входом которого являютсяобъединенные вторые входы второго и четвертого элементов И,Источники информации,10 принятые во внимание при экспертизе 1. Авторское свидетельство СССР9 501421, кл. С 11 С 15/00, 1974.2, Авторское свидетельство СССР