Ассоциативное суммирующее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ЯО 1424011 А 1(51) 4 С 06 Г 7/50 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Дагестанский политехнический институт(56) Авторское свидетельство СССР У 1062689, кл, С 06 Г 7/50, 1982,Авторское свидетельство СССР У 1233 134, кл. С 06 Р 7/50, 1984(54) АССОЦИАТИВНОЕ СУММИРУКЮЕЕ УСТРОЙСТВО(57) Изобретение относится к областивычислительной техники и может бытьиспользовано в вычислительных устройствах для одновременного суммированиямногих чисел, представленных как в двоичной, так и в двоично-десятичнойсистеме счисленияЦелью изобретенияявляется повышение быстродействия иупрощение конструкции устройства, Устройство содержит ассоциативный запоминающий блок 1, группы элементов И2, 3, группу элементов задержки 4,элемент И 5, группу регистров 6 сдвига, регистр 7 хранения переноса, регистр 8 промежуточного результата,группу элементов И 9, постоянный запоминающий блок 10, входы 11 операндов, выходы 12, 13 результатов двоичного и десятичного суммирования, вины14, 15 синхронизации. В устройствереализуются процессы подсчета числаединиц в разрядных срезах и суммирование полученных кодов со сдвигом вовремени на одном ассоциативном запоминающем блоке, 2 табл 3 ил, 14240111:= и + 1 оддИ - ко;цп.ество затрачиваемых тактов, за которые вычисляется сумма,где 11 вобретс.ние относится к вычислителтттой технике и может быть использовано в вычислительных устройствахдля одновременного суммирования многих чисел, представленных как в дво 5инно.т, так и в двоично-десятичной системе счисления.Целью изобретения является повытттетпте быстродействия тт упрощение конструкцтпт устройства.На чертеже представлена функциональная схема устройства.у тройство содержит ассоциативныйзапоминатощий блок 1, группы элементовИ 2,3, группу элементов 4 задержки,з:тегтнт И 5, группу регистров 6 сдвига, регистр 7 хранения переноса, регистр 8 ттромежуточного результата,груптту элеггентов И 9, постоянный эапогтиттатюпийт блок 1 О, входы 11 операн 20дов, выход 12 результата двоичногосугтгтттротгантттт, тгттход 13 результата дес;тти ного сугтмироваттття, шины 1 ф,15сттнт;роттттзтгтттттт, 25Устрогтство работает следующим образо, т",хо,;тт 11 т завттсттттосттт от того,в кн ом вттде подаются слагаемые (вдвоттчногт ттттт ттготтттто-десятичттом) поЗОгтутт;гггт и .гаттист.гваются в регистры 6гттнг,гемьте полностью (в первом случае)ттгтгт эредгттте гтралы всех слагаемых(тго этором случае),Рссгтотрттгт работу устройства, когда с тагаемттпредставлены в двоичной 35сттст ме счисления (табл.1) .1 ги гго;тачтат.тотгого импульса нашину 14 на прзые входы элементов И2 подаютсн одноименные разряды слаг аемьп, с:Аоргтттротгаттттое слово является 40част ю ассоциативного признака, поданагтого на входы блока 1, Остальнойчаст,.т ассгттттатчвттого признака является слово, считываемое пз блока 1,которое заттержттвается на один тактпри ттогтощтт элементов 4 задержки, Вттервом такте работы слово, считываемое ттз блока 1, равно "000" (2).11 а вьгходполучается результат суммирования и последовательном коде, 50причем количество тактов, за котороевычисляется сумма, равно тт - разрядность двоичных чисел,М - количество одновременно суммируемых чиселВ двоично-десятичной системе счисления в коде 8-4-2-1 устройство работает следующим образом (табл.2).Через входы 1 1 в регистры 6 поступают младшие тетрады всех слагаемых,Используя блоки, предназначенные дляоперации двоичного суммирования, атакже шину 14, производим операциюдвоичного сложения. Заметим при этом,что в регистре 7 содержатся нули.После обработки мпадших тетрад в ре"гистре 8 (в исходном состоянии он содержит нули) формируется первичная/двоичная сумма Бр)При подаче первого тактового импульса на шину 15 происходит передача информации с регистра 8 через элементы И 9 на вход адреса постоянногозапоминающего блока 1 О,На вход блока 10 поступает информация с регистра 8 с учетом переносаиз предыдущих тетрад (при сложениимладших тетрад таких переносов нет),С выхода блока 10 по соответствующему адресу считывается слово, котороесодержит два вида инФормации, а именно выделяет цифру результата в двоино-десятичном коде и код переноса,Полученная информация в двоичнодесятичном коде поступает на выход13 и входы регистра 7 (количество переносов, которые необходимо учестьпри суммировании вторых тетрад всехслагаегтьтх). Регистр 7 является регистром сдвига, Обработка последующихтетрад всех слагаеьтьтх происходит аналогично.Ф о р м у л а изобретенияАссоциативное суммирующее устройство, содержащее ассоциативный запоттттттат 0 тцттйт блок, три группы элементов И, элемент И, группу элементов задержки, регистр хранения переттоса, группу регистров сдвига, регистр промежуточного результата и постоянный запоминающий блок, причем вход младшего разряда регистра промежуточного результата соединен с выходом результата ассоциативного запоминающего блока и с выходом результата двоичного суммирования устройства, выходы разрядов регистра промежуточного результата соединены с первыми входамиэлементов И первой группы, выходы которых подключены к адресным входам постоянного запоминающего блока, первый выход которого соединен с выходом результата десятичного суммирования5 устройства, остальные выходы постоянного запоминающего блока соединены с входами разрядов регистра хранения переноса, выход которого подключен к первому входу элемента И, второй вход которого соединен с первой шиной синхронизации устройства и тактовыми входами регистров сдвига группы и регистра хранения переноса, входы разрядов каждого регистра сдвига группы соединены с входами разрядов соответствующего операнда устройства, выходы регистров сдвига группы соединены с первыми входами элементов И второй группы, вторые входы которых подключены к первой шине синхронизации устройства, выходы ассоциативного запоминающего блока соединены через соответствующие элементы задержки группы с первыми входами элементов И третьей группы, выходы которых подключены к первым входам признака ассоциативного запоминающего блока, вторые входы элементов И первой группы соединены с второй шиной синхронизации устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения конструкции, выходы элементов И второй группы соединены с вторыми входами признака ассоциативного запоминающего блока, выход элемента И подключен к третьему входу признака ассоциативного запоминающего лоха, тактовый вход регистра промежуточного реэультата соединен с первой шиной синхронизации устройства1424011 5Табл ица 1 О О О О О О О О 1 О О ОО О О 1 ОО 1 О О О 1,О С вых, Н эл-ви( ИЗ ход вхо еги В ров В и сблохр ия пе ер а Рране ия са вхоэл 4 О 1 Рг проме- жуточного реэульта 8 реносов 7 Таблица 2 ыход уст ойства 1