Устройство для управления ленточным перфоратором

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 22.04.81 (21) 327 б 578/18-24 (И) М.КП. с присоединением заявки Мо 6 Об К 1/02 Государственный комитет СССР но делаи изобретений и открытийДата опубликования описания 30, 10. 82(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ЛЕНТОЧНЫМ ПЕРФОРАТОРОМИзобретение относится к автома,тике и вычислительной технике и может быть использовано в устройствах вывода данных на перфоленту.Наиболее близким техническим решением к предлагаемому является устройство для управления ленточным перфоратором. Известное устройство содержит регистр., дешифраторы, триггеры, элементы И, коммутатор, блок усилителей, блок контроля по четности 11. .Известное устройство позволяет выводить информацию на перфоратор только в тех кодах, которые задают- ся источником информации, например, в безрегистровых кодах .по ГОСТ 13052-74. Вслучае, если пользователь перфоленты. должен иметь пер- Фоленту в кодах, отличающихся от кода источника информации, например, в многорегистровых кодах МГК, известное устройство непосредственно использоваться не может. В этом .случае применение известного устройства предполагает использование дополнительных устройств сопряжения . и преобразования, которые включают" ся между источником информации и прототипом, что усложняет процесс вывода информации на ленту, снижает надежность комплекса и ограничивает возможности потребителя информации.5Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем,что в устройство для управления ленточным перфоратором, содержащее первый регистр, входы которого являются входами устройства, а выходю соединены с первым дешифратором и с первым блоком контроля по четности, выход которого соединенс единичным входом первого триггера, выход которого соединен.с первым входом первого элемента И, второй вход первого элемента И является первым входом устройства, а выход подключен к единичному входу второго триггера, выход которого соединен с первым управляющим входом первого ком-.мутатора, выходы которого соединены с входами усилителей, входы которо,га являются выходами устройства, нулевые входы первого и второго триг.геров и первый вход второго элемента И объединены и являются вторым входом устройства, второй и третий дешифраторы, третий.и четвертый тригге ты, введены :,шифратор, второй комму 970402татор, второй регистр, второй блокконтроля по четности, пятый и шестой триггеры, первый, второй и третий элементы ИЛИ, блок сравнения,третий элемент И, Формирователь импульса и блок задержки, выходы первого регистра соединены с входамистарших разрядов второго дешифрато-ра, выходы которого соединены свходами шифратора, выходы шифратора соединены с входами второго комму"10татора, выходы которого подключенык входам второго регистра и входамтретьего дешифратора, нулевой входвторого регистра соединен с вторымвходом устройства, а выходы второгорегистра соединены с входами первогокоммУтатора, и с входами второго блока контроля по четности, выход которого соединен с вторым управляющимвходом первого коммутатора, первый 20и второй выходы третьего дешифратора соединены соответственно с нулевым и единичным входами третьеготриггера, инвертируемый выход которого соединен с вторым входом второго элемента И, выход которого является первым выходом устройства исоединен с нулевым входом первогорегистра, третий выход третьего дешифратора соединен с единичным вхо- З 0дом четвертого триггера и первымивходами второго и третьего элементовИЛИ, четвертый выход третьего дешифратора соединен с единичным входомпятого триггера, первым входом первого элемента ИЛИ и вторым входомтретьего элемента ИЛИ, шестой выходтретьего дешифратора соединен с единичным входом шестого триггера ивторыми входами первого и второго 40элементов ИЛИ, выходы первого, второго, третьего элементов ИЛИ соединены соответственно с нулевыми входами четвертого, пятого и шестоготриггеров, выходы которых подключены к одним входам блока сравнения, 45другие входы которого соединены свыходами первого дешифратора, выход блока сравнения соединен с первым входом третьего элемента И,второй вход которого соединен с выходом первого триггера и входом Фор мирователя импульсов, выход третьего элемента И соединен с входоммладшего разряда второго дешифратора, а выход формирователя импульса соединен через блок задержки суправляющим входом второго коммутатора.На фиг.1 приведена структурнаяэлектрическая схема устройства; на 60Фиг.2 - функциональная схема блокаконтроля по четности.Устройсво содержит первый регистр 1, первый блок 2 контроля почетности, первый триггер 3, первый 65 элемент И 4, второй триггер 5, второй элемент И б, первый коммутатор 7 с элементами Й 8, первый дешифратор 9, формирователь 10 импульса , блок 11 задержки, второй дешифратор 12, шифратор 13, второй коммутатор 14, с элементами И 15, третий дешифратор 16 с.выходами 17-21, третий триггер 22, четвертый триггер 23, пятый триггер 24, шестой триггер 25, первый элемент ИЛИ 26, второй эле-. мент ИЛИ 27, третий элемент ИЛИ 28, блок 29 сравнения, третий элемент И 30, второй регистр 31, второй блок 32 контроля по четности, блок 33усилителей, ленточный перфоратор 34, элементы И 35-41, элементы ИЛИ-НЕ 42- 55.Устройство работает следующим образом.перед началом вывода информации на ленту включается перфоратор 34, который вырабатывает циклическую последовательность из трех синхроимпульсов СИ 1, СИ 2, СИЗ, обеспечивающих в каждом цикле запрос информации, пробивку кода на ленте и ,транспортирование ленты - сдвиг ее на один шаг. В .каждом цикле синхроимпульс СИ 1 обнуляет регистр 31 и триггеры 3 и 5. В исходном положе" нии с нулевого выхода триггера 22 выдается разрешающий сигнал на второй вход элемента И б, при этом синхроимпульс СИ 1 поступает через элемент.И б по шине запроса информации во внешнее устройство и обнуляет регистр 1. По запросу информации из внешнего устройства в регистр 1 поступает код символа, например, в безрегистровом коде по ГОСТ 13052- 74. Рассматривается случай, когда потребитель информации использует ленту, отперфорированную в трехрегистровом коде МТК. Код входного символа из регистра 1 подается в блок 2 контроля по четности, на дешифратор 9 и на старшие разряды входов дешифратора 12. Дешифратор 9 преобразует значения шестого и седьмого разрядов входного символа по ГОСТ для определения его регистровой принадлежности, и выдает соответствующий сигнал - 5 прусскийф, 1 латинский, цифра - на вторые входы блока 29 сравнения. Для первого входного символа предыдущий символ всегда отсутствует, триггеры 23-25 находятся в нулевом состоянии, и, следовательно, на первых входах блока 29 сравнения нет входных сигналовПоэтому блок сравнения не Формирует выходной сигнал совпадения. В блоке контроля по четности 2 комбинация входного сигнала проверяется по четности и, при правильной четности сигналом с выИмпульс с выхода формирователя10 через блок 11 задержки, учитывающий время переходных процессовпри сравнении регистровых признаков,считывает из коммутатора 14 код регистрового признака, который записы- ЗОвается в регистр 31 и подается навходы дешифратора 16. В дешифраторе16 выходы 17 и 18 определяют соответственно вывод из шифратора 13 иликода символа или кода регистрового 35признака, а выходы 19-21 формируютсигналы русский, цифра,латинский 1, соответствующие выведенному регистровому признаку. Таким образом, при выводе регистровогопризнака в дешифраторе 16 возбуждается выход 18 и один из выходов 19-21.При этом в единичное состояние устанавливается триггер 22, который закрывает элемент И б, и соответствующий.из триггеров 23-25, причем сигнал содного из выходов 19-21 через соответствующие элементы ИЛИ 26-28 обнуляет соответственно два из трех триггеров 23-25. Код регистрового признакапоступает из регистра 31 на входыкоммутатора 7 и блока 32 контроля почетности. При правильной четностикода блок 32 выдает сигнал, подготавлива ций считывание этого кода из 55коммутатора 7. Синхроимпульсом СИ 2в данном цикле работы перФоратора 34открывается элемент И 4 и устанавливается в единичное состояние триггер 5. Сигналом с выхода триггера 5код регистрового признака считывает Ося из коммутатора 7 и через блок 33.усилителей подается в перфоратор 34,где перфорируется. на ленте. Синхроимпульсом СИЗ перфоратора лента сдвига"ется на один шаг. Введение в устройство для управления ленточным перфоратором шиФратора, второго коммутатора, регистра, блока контроля по четности, пятого и шестого триггеров, трех элеменхода блока 2 триггер 3 устанавливается в единичное состояние. Потенциальный сигнал с выхода триггера 3 .подготавливает к открываниюэлемент И 4, через элемент И 30считывает. выходной сигнал блока 29сравнения, и подается на Формирователь 10 импульса. При отсутствиивыходного сигнала в блоке сравнения состояние младшего разряда кода адресного провода на входе дешифратора 12 будет нулевым, чтб соответствует.считыванию из шифратора 13кода регистрового признака. Такимобразом, на входах дешифратора 12устанавливается код, соответствующий считыванию для данного входногосимвола кода регистрового признака.Декодированный дешифратором 12 сигнал с его выхода возбуждает соответствующий вход шифратора 13 и наего выходах Формируется код регистрового признака, который поступаетна коммутатор 14. В следующем цикле работы перфоратора 34 синхроимпульс СИ 1 вновь обнуляет триггеры 3, 5 и регистр 31,однако не поступает на шину запросаинформации и не обнуляет регистр 1,так как элемент И 6 закрыт. Поэтомупо окончании действия этого импульса описанный выше процесс повторяет-ся, так как регистр 1 сохраняет кодсимвола, поступившего в предыдущемцикле. При этом на входах блока 29.сравнения теперь совпадают сигналы,соответствующие регистровым признакам, вследствие чего с его выходасчитывается сигнал совпадения и сос,тояние младшего разряда дешифратора12 становится единичным. В этом случае шифратор 13 формирует код символа в МТК, который описанным вышеобразом поступает через регистр 31,коммутатори блок 33 усилителей наперфоратор 34. При выводе из шифратора 12 кода символа в дешифраторе 16возбуждается только выход 17, триггер 22 устанавливается в нулевое состояние, элемент И б подготавливается коткрыванию в следующем циклеработы перФоратора и описанный вышепроцесс запроса информации и приемакода следующегосимвола в регистр 1повторяется.Если регистровый признак следующего поступившего символа, определяемый дешифратором 9, совпадает с .регистровым признаком предыдущегосимвола, хранящимся на одном из триггеров 23-25 блок 26 сравнения выдаетсигнал совпадения и из шифратора 13считывается код 14 ТКсимвола, который перфорируется на ленте перфора-тора 34,Если же указанные регистровыепризнаки не совпадают, то, как этоописано выше, сначала в одном циклеперфорируется код регистрового признака, а затем в другом цикле - кодсимвола.В случае, если потребителю информации необходимо иметь перфоленту вкодах источника информации, производится замена шифратора 13, которыйдля каждого входного кода содержитсоответствующий код символа. В этомслучае триггеры 23-25 постоянно обнулены, блок 29 сравнения постоянновыдает сигнал несовпадения, что -однозначно в соответствии с кодомвходного символа определяет адресна входах шифратора 13. Дальнейшаяработа устройства в этом случаеаналогична описанному, выше.970402 20 30 35 тов ИЛИ, блока сравнения, третьегоэлемента И, формирователя импульсови блока задержки выгодно отличаетпредлагаемое устройство от известныхранее, так как позволяет путем смены шифратора оперативно согласовывать источник информации с ее потребителем, выводкть информацию ."вкодах, необходимых потребителю,чтосущественно расширяет область применения и повышает надежность устройства,Формула изобретения Устройство для управления лен" ,точным перфоратором, содержащее первый регистр, входы которого являются входами устройства, а выходы соединены с первым дешифратором и с нервым блоком контроля по четности, выход которого соединен с единичным входом первого триггера, выход кото-, рого соединен с первым входом первого элемента И, второй вход первого элемента И является первым входом устройства, а выход подключен к еди-. ничному входу второго триггера, выход которого соединен с первым уп равляющим входом первого коммутато" . ра, выходы которого соединены с входамиблока усилителей, выходы которого являются выходами устрой ства, нулевые входы первого и второго триггеров и первый вход второго элемента И объединены и являются вторым входом устройства, второй и третий дешифраторы, третий и четвертый триггеры, о т л и ч а ю щ е е с я тем, что, с целью повышения , надежности, в него введены шифратор, второй коммутатор, второй регистр, второй блок контроля по.четности, пятый и шестой триггеры, первый, второй и третий элементы ИЛИ, блок сравнения, третий элемент И, формиро-, ватель импульса и блок задержки, выходы первого регистра соединены с входами старших разрядов второго дешифратора, выходы которого соединены с входами шифратора, выхода шифратора соединены с входами второго коммутатора, выходы которого подключейы к входам второго регистра и входам третьего дешифратора, нулевой вход второго регистра соединен с вторым входом устройства, а выходы второго регистра соединены. с входами первого коммутатора к с входами второго блока контроля по четности, выход которого соединен с вторым управляющим входом первого коммутатора, 10 первый и второй выходы третьего дешифратора соединены соответственно с нулевым к единичным входами третьего триггера, инвертируеьый выход которого соединен с вторым входом 5 второго элемента И., выход которогоявляется первым выходом устройства и соединен с нулевым входом первого регистра, третий выход третьего дешифратора срединен с единичным входом четвертого триггера и первыми входами второго и .третьего элементов ИЛИ, четвертый выход третьего дешифратора соединен с единичнымвходом пятого триггера, первым вхо 25 дом первого элемента ИЛИ и вторым входом третьего элемента ИЛИ, шеСтой выход третьего дешкфратора соединенс единичным входом шестого триггераи вторыми входами первого и второгоэлементов ИЛИ, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с нулевымивходамк четвертогопятого и шестого триггеров, выходы которых подклЮчены К одним входам блока сравкения, другие входы которого соедииены с выходамк первого дешифратора, выход блока сравненкя соединен с первым входом третьего элемента И второй вход которого соединен с выходом первого триггера и входом формирователя импульса выход третьего элемента И соединен с входом младаего разряда второго дешифратора, а выход фоРмиРователя импульса соединен через блок задержки с управляющим входом второго коммутатора.ИсточниКи информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 860099, кл. 6 Об К 1/02, 1979 (прототип) .970402 Составитель Н.ПанФилоТехред А.Бабинец рректор Ь акто Подписно 390/61 ф 1 ираж 731 ВНИИПК Государственного комитет по делам изобретений и:откри 113035, Москва,. Ж.35, .Раушская