Тримайлов

Номер патента: 1838884

Опубликовано: 30.08.1993

Авторы: Горляковский, Крутов, Тримайлов

МПК: H04L 27/22

Метки: второго, демодулятор, модуляции, первого, порядка, сигналов, фазоразностной, цифровой

...6 и фазоцифровой дискриминатор 7,Текущие значения фазы сигнала с выхода фазоцифрового преобразователя 3 поступают на одни входы первого и второго компенсирующего сумматора 8 и 12, На другие входы компенсирующего сумматора 8 и входы умножителя 11 на два поступает корректирующий код, вырабатываемый в кольце фазовой автоподстройки, С выхода умножителя 11 на два удвоенная величина корректирующего кода поступает на сооответствующие входы второго компенсирующего сумматора 12.Такое подключение сумматоров 8 и 12 к выходам усреднителя 6 приводит к тому, что значение корректирующего кода, суммирующееся с текущим значением фазы сигнала во втором компенсирующем сумматоре 12, будет в два раза больше, чем значение корректирующего кода,...

Номер патента: 1716616

Опубликовано: 28.02.1992

Авторы: Горляковский, Крутов, Тримайлов

МПК: H04L 27/22

Метки: второго, демодулятор, модуляции, порядка, сигналов, фазоразностной, цифровой

...выходе. Это число Е остается неизменным в течение промежутка времени, равного периоду тактовой частоты Ет, и может изменяться только в момент действия тактовых импульсов. Старший(и) разряд этого числа 2 является знакоуправляющим разрядом, показывающим необходимость увеличения или уменьшения корректирующего кода. Остальные разряды (01, 020 СЬ-г) определяют величину фазового рассогласования Ь 2 в виде (и)- разрядного двоичного числа. Схемная реализация фазоцифрового дискриминатора 7 может быть представлена в виде программируемого запоминающего устройства или в виде комбинационной схемы,Принцип работы фазоцифрового дискриминатора 7 можно пояснить с помощью таблицы 1, расположенной на фиг. 2, где показано состояние выходов фазоцифрового...

Номер патента: 1570021

Опубликовано: 07.06.1990

Авторы: Горляковский, Крутов, Тримайлов

МПК: H04L 27/14, H04L 27/22, H04L 27/32 ...

Метки: демодулятор, цифровой

...вход последнего поступает задержанное двоичное число, каждый разряд которого задерживается соответствующей дискретной линией 10 задержки на определенный промежуток времени, равный, например, длительности одной элементарной посылки.Решающий блок 11 производит действия над двоичными числами, в ре70021 Ь 40 45 50 55 5 15зультате которых каждой паре двоичных чисел А и В соответствует определенное состояние (логический "0"или логическая "1") выхода решающегоблока 11, которое остается неизменным в течение промежутка времени,равного периоду частоты Р тактовыхимпульсов, и может изменяться только в момент действия тактовых им"пульсов,Схемная реализация решающего блока 11 может быть представлена в видепрограммируемого запоминающего устройства...