Разряд двоично-десятичного сумматора

Вяамен ранее изданногоп 1 44 И 62 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советскик Социалистическик Республик(22) Заявлено 20.10.72 (21) 1840416/18-24с присоединением заявки Ме 51) М б 061 7/3 Государственный комитет Министров СССР ам изобретений н открытий Приоритет Совета по дел 0.08,74. Бюллетень Ме 32икования описания 09.01.7. Г. Алиев Научно-исследовательский и проектный инс автоматизации нефтяной и химической ут по комплексноомышленности(54) РАЗРЯД ДВОИЧНО-ДЕСЯТИЧН УММАТОР выход переносао ом вхо узла нкцидвоиедения кодо ично- клю- нфор- сооттноговхо- воичходы воич- твую- обра- ирую- руппе азряда г. 2 -со ма ния Изобретение относится к области вычислительной техники и может быть использовано в двоично-десятичных сумматорах - вычитателях накапливающего типа. 5Известен разряд двоично-десятичного сумматора, работающего в прямом коде и позволяющего прибавлять к числу, содержащемуся в сумматоре, положительное число. Известная схема разряда двоично-десятичного сумматора 10 состоит из двоичного сумматора, узла переноса и преобразователя кода. Информационные входы разряда двоично-десятичного сумматора соединены с соответствующими входами двоичного сумматора, входы Управление и 15 Перенос разряда двоично-десятичного сумматора - соответственно с управляющим входом и входом переноса двоичного сумматора, а вход переноса двоичного сумматора - с первым входом узла переноса, выход которого 20 связан с выходом Перенос разряда двоичнодесятичного сумматора и первой группой корректирующих входов двоичного сумматора. Выходы разрядов двоичного сумматора подключены к первой группе одноименных ин формационных входов преобразователя кода, информационные выходы которого соединены с соответствующими выходами разряда двоично-десятичного сумматора, адвоичного сумматора - к вт р у дупереноса.Цель изобретения - расширение фунальных возможностей схемы разрядано-десятичного сумматора путем ввоперации вычитания без преобразованина регистрах ЦВМ,Это достигается тем, что в разряд дводесятичного сумматора введен узел перечения выходов двоичного сумматора, имационные входы которого соединены светствующимн выходами разрядов двоисумматора, а его управляющий вход - сдом Сложение - Вычитание разряда дно-десятичного сумматора, причем выразрядов узла переключения выходов дного сумматора подключены к соответсщим разрядам второй группы входов презователя кода, второй группы корректщих входов двоичного сумматора и к гкорректирующих входов узла переноса.На фиг. 1 показана блок-схема рдвоично-десятичного сумматора; на фипринципиальная схема разряда.Разряд двоично-десятичного сумматордержит четырехразрядный двоичный сутор 1, узел 2 переноса, узел 3 переключвыходов двоичного сумматора и преобразователь 4 кода,Работает разряд следующим образом.Шины с-го разряда входного кода числа Х,поступают на двоичный сумматор 1, кроме того, на двоичный сумматор подаются шины переноса от предыдущего и данного разрядов - д, 1 и д а также выходы узла 3 (переключателя выходов триггеров).Сумматор 1 и узсл 3 выдают необходимыесигналы на узел 2 переноса. К узлу 2 такжепоступают шины переноса от предыдущегоразряда д, ь С выхода узла переноса беретсявыходная шина, д; - перенос К-го разряда.Шины выходного кода сумматора 1 подаются на узел 3, на управляющие входы которого проходит сигнал А. На вход преобразователя 4 кода поступают необходимые сигналыот сумматора 1 и узла 3,Шины У; -го разряда выходного кода (результаты вычисления) берутся с выхода преобразователя кода.В исходном состоянии в четырехразрядномдвоичном сумматоре 1 содержатся цифры У;,соответствующие значению Р; -го разрядаобратного кода числа Р, Цифра 2; в сумматоре может представляться в коде 8 4 2 - 1или в сдвинутом относительно него коде (например, плюс 6).Е =Р+ С, (1)где Р; - цифра -го разряда обратного кодачисла Р;С - величина сдвига кода сумматора относительно кода 8 - 4 - 2 - 1 (С==0 - :6).В дальнейшем под 2; понимается представлением цифры Р, в коде сумматора.Код цифры У, поступает на узел 3 инверсиикода, управляемого по входу А-признаком Хзн.На выходе узла 3 получается четырехразрядный двоичный код числа2 с Хн - О(2)15 - 2 Хзн = 1На схему подаются сигналы управления, покоторым в сумматоре 1 происходит сложениецифр, подаваемых на его входы, - Г;, Х;,ч- ь 6 д (по признакам ч г - 1 и дв сумматордобавляются соответственно цифры 1 и 6).При Хзн=О сумматор 1 работает в обычномпорядке. Если Х,=1, код сумматора, подаваемый по цепям обратной связи на его вход,с помощью узла 3 инвертируется. Это приводит к тому, что результат сложения оказывается записанным в сумматоре в инверсном коде. Поэтому можно написать, что результатсложенияг",+Х,+ +6,Х.,=О-15=21+Х,+д +6 д,е Хзн = 1цифра Г; в коде сумматора соответствуетцифре У, 1-го разряда обратного кода суммыУ, т, е.(4) У = 1" - С. По окончании как сложения, так и вычитания, в предлагаемом сумматоре оказываются 5 записанными в коде сумматора значения разрядов обратного кода суммы (разности),При выдаче числа сигнал А подается кодомУзн -- 0 - в случае операции Сложение и кодом У,=1 - когда операция Вычитание.10 Таким образом, в десятичном разряде навход преобразователя кода подаются кодыцифр Ъг= Ус+С и Ус+С У О 15 - (У+ С) У,= 1 Значения Р; и Г; как функции У; и Узн име 20 ют вид Узн - О Узн - 1 Узн - О У,н=1У,+С9 - У,+С ;+с(5) 25 В преобразователе выполняется обратное преобразование30 Ую = Р % с) На элементах 7 ь 7 г, 81 8 г формируется 50 сквозной перенос между двоичными разрядами, а на элементах 9 ь 9 г, 101 образуется двоичная сумма кодов. На элементе 11 происходят прием и запоминание результата сквозного переноса.55 На элементах 12 - 15 обеспечивается приеми запоминание результатов двоичного суммирования двух кодов - входного числа Х; и числа Р, содержащегося в двоичном сумматоре. Число Р может быть положительным или 60 отрицательным и является результатом предыдущих операций.На элементах 10 г, 16 ь 16 г, 171 осуществляется переключение выходов двоичных триггеров при операциях Сложение и Вычита нне. следовательно, на выходную шину У разряда поступает прямой код числа У. Сложность преобразователя существенно зависит от значеЗ 5 ния С. В случае С=О и С=6 он являетсянаиболее простым.На фиг. 2 показан пример электрическойпринципиальной схемы одного разряда двоично-десятичного сумматора, построенной на 40 микросхемах серии К 172. Пунктирными линиями выделены блоки, соответствующие фиг. 1.На элементах 51 - 101 происходит процесссуммирования, а именно на элементах 51 и 5 г 45 осуществляется прием входного числа Х; исигналов переносов по шинам д;и д, разрешенными соответственно тактами Т 1 и Тг.441662 У; Результат вычислений преобразуется на элементах 18, 19 ь 19 г Формула изобретения Разряд двоична-десятичного сумматора, состоящий из двоичного сумматора, узла переноса и преобразователя кода, причем информационные входы разряда двоично-десятичного сумматора соединены с соответствующими входами двоичного сумматора, входы Управление и Перенос разряда двоично-десятичного сумматора соединены соответственно с управляющим входом и входом переноса двоичного сумматора, вход переноса двоичного сумматора соединен с первым входом узла переноса, выход которого соединен с выходом Перенос разряда двоично-десятичного сумматора и первой группой корректирующих входов двоичного сумматора, выходы разрядов двоичного сумматора соединены с первой группой одноименных информационных входов преобразователя кода, информационные выходы которого соединены с соответствующими выходами разряда двоична-десятичного сум матора, выход переноса двоичного сумматорасоединен с вторым входом узла переноса, о тл и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в него введен узел переключения выходов двоичного 10 сумматора, информационные входы которогосоединены с соответствующими выходами разрядов двоичного сумматора, а его управляющий вход соединен с входом Сложение - Вычитание разряда двоично-десятичного сумма тора, выходы разрядов узла переключения выходов двоичного сумматора соединены с соот.ветствующими разрядами второй группы входов преобразователя кода, второй группы корректирующих входов двоичного сумматора и 20 группой корректирующих входов узла переноса.441062 ЮМ Ехг Фггг .4 Х оставитель Э. Сечин Техред Р. Юсино орректор Л. Кот рузов Тираж 509та Министровкрытийя наб., д омитета Сове бретений и от К, Раушска ПО. 4/5 ипография, пр. Сапунова,х( Редактор Заказ 12 Изд.110 сударственного к по делам из 13035, Москва, )