Устройство для вычисления функций синуса и косинуса

. СОКИ СОВЕТСКИХ СЙ 4 НЩВавнаеп РЕСПУБЛИК(511 4 0 06 Р 7/548 Ъафя, ОПИСАНИЕ ИЗОБРЕТЕНИЯ/ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГТЮ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(7 1) Ордена Ленина институт проблем управления(56) Авторское свидетельство СССР Нф 1003081, кл. С 06 Р 7/548, 1981,Авторское свидетельство СССР 9 510717, кл. О 06 Г 7/548, 1974.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНК" ЦИЙ СИНУСА И КОСИНУСА(57) Изобретение относится к области автоматики и вычислительной техники и мохет быть использованосдля вычисления тригонометрических функций синуса и косинуса в ЭВМразных классов и назначений с повышенным быстродействием и достоверностью обработки. Целью изобретенияявляется увеличение быстродействияи повышение достоверности за счетвведения контроля. Поставленнаяцель достигается введением в устройство сумматоров-вычитателей, сумматора, регистра, дешифратора, блокапамяти констант, счетчика, триггеров, элементов И и ИЛИ. Вновь введенные блоки, в частности совокупность контролирующих элементов,значительно повышают контролепригодность и быстродействие, так какпредлагаемое устройство имеет циклвычисления, состоящий из суммы значений времен умножения, сложенияи выборки из памяти. 1 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано для вычисления тригонометрических функций синуса и косинуса н ЭВИ разных классов и назначений с повьппенным быстродействием и надежностью.Цель изобретения - повьппениебыстродействия,На чертеже изображена блок-схема устройства.1Устройство содержит блоки 1 умно жения на коэффициент, группы 2 элементов И, группу 3 элементов ИЛИ,регистр 4 сдвига с входом 5, элемент ИЛИ 6, регистры 7-9 сдвига,элемент ИЛИ 10, триггер 11, элементИ 12, группу 13 элементов ИЛИ,:выход устройства 14, элемент 15 задержки, элемент ИЛИ 16, входы 17-21устройства, выход 22 контроля, сумматор-вычитатель 23, группы 24 и 25элементов И, сумматор-вычитатель 26,элемент И 27, элемент ИЛИ 28, регистр 29, счетчик 30, триггеры 31и 32, элементы И 33-36, группы 37и 38 элементов И, элементы И 39 и40, группу 41 элементов ИЛИ, дешифратор 42, группу 43 элементов И,блок 44 памяти констант, группу 45элементов ИЛИ, сумматор 46, элементы И 47-51, элемент ИЛИ 52 элементИ 53, элементы ИЛИ 54 и 55, элементы И 56 и 57,Устройство для вычисления функций синуса и косинуса функционирует,следующим образом. На первом такте при помощи единичного сигнала, подаваемого с первого выхода регистра 4, триггеры 31, 32 и 11, сумматоры-вычитатели 23 и 26, регистр 29 и счетчик 30 устанавливаются в нулевое состояние. При этом на выходах регистров 7-9 имеются нулевые логические уровни. На.втором такте при помощи единичного сигнала со второго выхода регистра 4 разблокируются элементы И 33 и 34. В результате этого с шины 21 знака функции через элементы И 33 и ИЛИ 55 н триггер 11 заносится значение знака функции, а с управляющей шины 19 через элемент И 34 устанавливается триггер 32, При этом, если триггер 32 устанавливается в единичное состояние, то вычисляется созх, в противном20 25 30 случае -51 ох. На третьем та. те при помощи единичного сигнал, с третьего выхода регистра 4 разблокируется элемент И 27, на котором по шине 20 подается значение знака аргумента х, В случае вычисления во х, т.е. когда триггер 32 находится в нулевом состоянии, триггер 11 устанавливается в состояние, при котором выполняется равенство .510 (-х)=-51 пх при вычислении созх с нулевого выхода триггера 32 элемент И 27 заблокирован, вследствие чего триггер 11 не меняет состояния выполняя тем самым равенство со 5 (-х)=со 5 х. На этом же такте осуществляется занесение значения аргумента х н сумматор-вычитатель 23. На четвертом такте с четвертого выхода регистра 4 единичный сигнал подается на оба управляющих входа сумматора-нычитателя 26, н котором осуществляется вычитание из двоичного кода константы "/2, подаваемого при помощи группы 18 шин константы, двоичного кода аргумента х, подаваемого с информационных выходов сумматора-вычитателя 23. Формирование на прямом знаковом выходе сумматора-нычитателя 26 нулевого сигнала означает нахождение аргумента х в первом квадранте, т,е,/и х - в противном случае х ) -2 2 На пятом такте единичный сигнал с пятого выхода регистра 4 через элемент ИЛИ 6 разблокирует элементы И 35 и 36. В результате этого со знаковых выходов сумматоранычитателя 26 устанавливается в единичное состояние либо триггер 31, либо счетчик 30; На шестом тактепри помощи единичного сигнала с ,шестого выхода регистра 4 разблокиру. ются элементы И 50, 51, 53 и 56. Если аргумент х находится в первом квадранте, то срабатывает элемент И 50, и единичный сигнал с его выхода через элемент ИЛИ 54 подается на первый информационный вход регистра 8. На последующем такте при помощи единичного сигнала с первого выхода регистра 8 осуществляется н случае вычисления со 5 х разблокиронки группы 38 элементов И, а в случае вычисления 51 о х - раэблокировка группы 25 элементов И, а также через элемент ИЛИ 16 - разблокировка регистра 29. В случае вычисле205340- -х в соответствующем блоке 1 ап 2паратурным способом умножается накоэффициент А и подается на одну изгрупп входов сумматора 46. Черезвременной интервал, равный временисрабатывания блоков 1, с выходаэлемента 15 задержки разблокируетсяодна из подгрупп группы 43 элементов И и коэффициент В из ПЗУ черезуказанную подгруппу и группу 45элементов ИЛИ подается на другуюгруппу входов сумматора 46. В результате этого на выходе сумматора46 формируется результат вычислениявп х либо сов х при помощи линейнойсегментной аппроксимации в виде Ах+Впо следующей системе уравнения: 51 О15+ 0,110 + О,1 + 1,000 На последующем такте с второговыхода регистра 8 разблокируется элемент И 12, на выходе которого формируется знак вычисляемой функции, двоичный код которого через группу 13 элементов ИЛИ совместно с двоичным кодом вычисляемой функции подается на выходную информационную шину 14.Если имеет место неравенство55х- , то единичный сигнал формируется на выходе элемента И 56, который через элемент И 52 запускает регистр 7. На следующем также при помощи единичного сигнала с первого выхода регистра 7 осуществляется занесение в сумматоры-вычитатели 23 и 26 двоичного кода константы "/. На информационных выходах сумматоравычитателя 23 образуется значениех- - а на информационных выходах2сумматора-вычитателя 26 - значение и -х. Если аргумент х находится во втором квадранте, то на инверсном знаковом выходе сумматора-вычитателя 26 имеем единичный сигнал, и на ния сов х из сумматора-вычитателя 26 через группу 38 элементов И и группу 41 элементов ИЛИ подается значение геЦ- -х в регистр 29 и на входы групп 22.элементов И. В случае вычисления 6 и х из сумматора-вычитателя 23 через группу 25 элементов И и группу 41 элементов ИЛИ подается значение аргумента х в регистр 29 и на входы групп 2 элементов И. В зависимости от того вычисляется 6 п х или сов х, старшие щ разрядов значений соответственно х либо Ь -х дешифрируются дешифратором 42; где 2 - количество блоков 1. Вследствие этого разблокируется одна из подгрупп группы 2 элементов И, и значение х либоу, =0,111 11 11 110 х у =0,111 111 1 О 110 х у =0,111 311 001 1 О х у =0,11 110 011 110 х у =0,1 101 О 1 310 х у 0,1 100 001 111 х у =0,131 010 110 ОО х0,111 001 000 100 ху =0,1 О 311 00 010 х у =0,110 01 000 011 х у, =0,110 010 103 101 х у, =0,110 000 001 010 х у=0,101 103 01 010 х у, =0,101 010 100 011 х у =0,100 11 011 01 х у =0,100 100 001 101 х у =0,100 000 110 111 х у =0,011 101 011 010 х у =0,011 001 110 ОО х у =0,030 110 000 100 х у =0,010 010 00 О 1 х у =0,00 110 011 010 х у=9099 919 911 111 х у 0 000 11 О 100 001 х у 7 О 000 О О 1 00 00 1 х у .=0,000 00 011 110 х 000 000 001 000 000 01 000 001 110 000 011 130 000 110 131 001 О 1 010 010 00 010 011 000 133 00 ОО 011101 310 001 111 .300 00 001 100 101 031 1 010 110 100 311 001 101 010 101 000 000 000 301 011 001 110 000 00 001 011 101 111 000 030 13 131 000 011 000110 000 101 100 000101 010 010 1001205очередном такте при помощи единичного сигнала с второго выхода регистра 7 через элементы ИЛИ 6 и И 35 триггер 31 устанавливается в единичное состояние, Вследствие этого единичный сигнал формируется на выходе элемента И 49, который через элемент ИЛИ 10 запускает регистр 9, и в случае вычисления сов х через элементы 40 и ИЛИ 55 меняет состояние тригге О ра 11, так как во втором квадранте совх имеет отрицательное значение. На последующем такте при помощи единичного сигнала с первого выхода регистра 9 осуществляется в слу чае вычисления совх разбяокировка группы 24 элементов И, а в случае вычисления 51 пх - разблокировка группы 37 элементов И, а также через элемент ИЛИ 16 - разблокировка 70 регистра 29. В случае вычисления сов х с сумматора-вычитателя 23 через группу 24 элементов И и группу 41 элементов ИЛИ подается зна 25 чение х- - в регистр 29 и на входы2групп 2 элементОв И, так как соьх=1=- 5 о (х- - , В случае вычисления2Бн х из сумматора-вычитателя 26 30 через группу 37 элементов И и группу 41 элементов ИЛИ подается значение-х в регистр 29 и на входы .групп 2 элементов И. Дальнейшее функционирование устройства для вычисления функций синуса и косинуса осуществляется аналогично описанному.Если имеет место неравенство х.Т, то в отличие от предыдущего случая единичный сигнал имеем на прямом знаковом выходе сумматора-вычитателя 26, и на очередном такте при помощи единичного сигнала с второго выхода регистра 7 через элементыИЛИ 6 и И 36 и изменяется состояние счетчика 30. Вследствие этого единичный сигнал формируется на выходе элемента И 53, который через элемент ИЛИ 52 запускает регистр 7.На последующем такте при помощи единичного сигнала с первого выхода регистра 7 осуществляется занесение в сумматоры-вычитатели 23 и 26 двоичного кода константы/ . В результате этого на информационных выходах сумматора-вычитателя 23 образуется значение х-, а на информационных 140 Ьвыходах сумматора-вычитатсля 26Зпзначение - -х, Если аргумент х на 2ходится в третьем квадранте, то наинверсном знаковом выходе сумматоравычитателя 26 имеем единичный сигнал,и на очередном такте при помощи единичного сигнала с второго выходарегистра 7 через элементы ИЛИ 6 иИ 35 триггер 31 устанавливается вединичное состояние, Вследствие этого единичный сигнал формируется навыходе элемента И 48, который черезэлемент ИЛИ 55 меняет состояние триггера 11, так как ь 1 п х и соь х в третьем квадранте отрицательны. Дальнейшее функционирование устройствадля вычисления функций синуса и косинуса осуществляется аналогичнол1)случаю в . х,2Если имеет место неравенствоЗъх- то в отличие от предыдущегоЭслучая единичный сигнал имеем на прямом знаковом выходе сумматора-вычитателя 26, и на очередном такте припомощи единичного сигнала с второговыхода регистра 7 через элементыИЛИ 6 и И 36 изменяется состояниесчетчика 30, В результате этого едисничный сигнал формируется на выходеэлемента И 51. Это приводит к занесению аналогичным образом в сумматоры-вычитатели 23 и 26 двоичного коГда константы /2, В результате этогона информационных выходах сумматоравычитателя 23 образуется значениеЗх- в, а на информационных выходахсумматора-вычитателя 26, значение2 Г-х. Если аргумент х находится вчетвертом квадранте, то на инверсномзнаковом выходе сумматора-вычитателя 26 имеем единичный сигнал, а наочередном такте при помощи единичного сигнала с второго выхода регистрачерез элементы ИЛИ 6 и И 35триггер 31 устанавливается в единичное состояние, Это приводит к формированию единичного сигнала на выходе элемента И 47, который черезэлемент ИЛИ 10 запускает регистр 9и в случае вычисления 51 ох черезэлементы И 39 и ИЛИ 55 меняет состояние триггера 11, так как в четвертом квадранте Мох имеет отрицательное значениеДальнейшее функционирование устройства для вычисления функ 7ций синуса и косинуса осуществляетдтся аналогично случаю х-Если имеет место неравенство х 2, то устройство для вычисления функций синуса и косинуса функционирует аналогично описанному, начиная с пятого такта. Из описания функционирования уст. ройства для вычисления функций синуса и косинуса следует, что в сумматоре-вычитателе 23 находится однаиз положительных величин х либо х- -2Зплибо х- либо х- в . Формирование2на знаковом выходе сумматора-вычитателя 23 и соответственно на выходе 22 контроля единичного сигнала указывает на сбой в функционировании устройства для вычисления функций синуса и косинуса. Допустим, что х-исО. Это означает, что после рассмотрения первого квадранта сразу анализируется нахождение аргумента х в третьем квадранте, пропустив тем самым из-за сбоя рассмотрение второго квадранта. Отсутствие указанных средств контроля в случае сбоя приводит к заклиниванию функционирования как известных, так и предлагаемого устройства для вычисления функций синуса и косинуса.1205 40 1 О15202530 которого соединен с входом элемента задержки, выход третьего элемента ИЛИ соединен с входом третьего регистра сдвига, выходы элементов И с первого по 2 соединены с входамийсоответствующих блоков умножения на коэффициент, выходы которых поразрядно соединены с соответствующими входами элементов ИЛИ второй группы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, н него введены с второго по шестнадцатый элементы И, два сумматоравычитателя, с четвертого по седьмой элементы ИЛИ, сумматор, третья и четвертая группы элементов ИЛИ, с ;и й2 +1 по 2 +1+4 группы элементов И (где 1 - количество участков аппроксимации), регистр, дешифратор, второй и третий триггеры, счетчик и блок памяти констант, причем выход первого разряда первого регистра сдвига соединен с входами установки в "О" первого, нторого, третьего триггеров, счетчика, первого и второго сумматоров-вычитателей и регистра, выход нторого разряда первого регистра сдвига соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены соответственно с вхо формула изобретения Устройство для вычисления функций синуса и косинуса, содержащее четыре регистра сдвига, элемент И, три элемента ИЛИ,первый триггер, элемент задержки, 2 групп элеменЪтов И (где ф - количество старших разрядов аргумента), 2 блоков умЩножения на коэффициент и две группы элементов ИЛИ, причем вход запуска устройства соединен с входом первого разряда первого регистра сдвига, выход пятого разряда которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго разряда второго регистра сдвига, выход первого триггера соединен с. первым входом элемента И, выход которого соединен с первыми входами элементов ИЛИ первой группы, выходы которых соединены с выходом устрой- ОО ства, выход первого разряда третьего регистра сдвига соединен с первым входом второго элемента ИЛИ, выход дом знака функции и входом вида функции устройства, вход задания константы которого соединен с первыми информационными входами сумматоров-вычитателей, выход третьего разряда первого регистра сдвига соединен с первым управляющимвходом первого сумматора-нычитателя и первым входом четнертого элемента И, второй нход которого соединен с входом знака устройства, вход аргумента которого соединен с вторым информационным входом первого сумматора-вычитателя, второй управляющий вход которого соединенс выходом первого разряда второго регистра сдвига и первым входом четвертого элемента ИЛИ,второй вход которого соединен с выходом четвертого разряда первого регистра сдвига и первым управляющим входом второго сумматора-вычитателя, второй управляющий и второй информационный входы которого соединены соответственно с выходом четвертого элемента ИЛИ и выходом первого сумматора-вычитателя, который подключен пораз 1205140О 20 25 30 35 40 50 рядно к первым входам соответствующих элементов И 2 +1 и 2 +Х групп, вторые входы которых соединены соответственно с прямым и инверсным выходами второго триггера и первыми входами соответственно пятого и шестого элементов И, выходы которых соединены с первым и вторым входами пятого элемента ИЛИ, третий и четвертый входы которого соединены с выходами соответственно второго и четвертого элементов И, третий вход четвертого элемента И соединен с инверсным выходом второго триггера, выход второго сумматора-вычитателя соединен,поразрядно с первыми входами соответствуюФ Пщих элементов И 2 +3 и 2 +4 групп, вторые входы которых соединены соответственно с прямым и инверсным выходами второго триггера, выход шестого разряда первого регистра сдвига соединен с первыми входами с седьмого по десятый элементов И, выходы с восьмого по десятый элементов И соединены соответственно с первого по третий входами шестого элемента ИЛИ и с первыми входами соответственно с одиннадцатого по тринадцатый элементов И, вторые входы которых соединены с прямым выходом третьего триггера и вторым входом седьмого элемента И, выход и третий вход которого соединены соответственно с первым входом седьмого элемента ИЛИ и выходом четырнадцатого элемента И, инверс 1ный выход третьего триггера соединен с вторыми входами восьмого, девятого, десятого и первым входом четырнадцатого элементов И, прямой выход первого разряда счетчика соединен с третьим входом восьмого и третьим входом десятого элементовИ, инверсный выход первого разряда счетчика соединен стретьим входом девятого и вторым входом четырнадцатого элементов И, прямой выходвторого разряда счетчика соединенс четвертыми входами восьмого и девятого элементов И, инверсный выходвторого разряда счетчика соединенс четвертым входом десятого и третьим входом четырнадцатого элементов И, выход переполнения счетчика соединен с четвертым входом шестого элемента ИЛИ, выход которого соединен с входом первого разряда второго регистра сдвига, выход ы одиннадцатого и тринадцатого элементов И соединены соответственно с первым и вторым входами третьего, элемента ИЛИ и вторыми входам соответственно пятого и четвертого элементов И, выход двенадцатого элемента И соединен с первым входом седьмого элемента ИЛИ и четвертым входом пятого элемента ИЛИ, выход которого соединен со счетным входом первого триггера, выход седьмого элемента ИЛИ соединен с входом первого разряда четвертого регис.ра сдвига, вход второго разряда которого соединен с выходом второго разряда третьего регистра сдвига, выход третьего элемента И соединен с входом установки в "1" второго триггера, выход первого разряда четвертого регистра сдвига соединен с вторым входом второго элемента ИЛИ и трепп тьими входами элементов И 2 +2 и 2 +4 групп, выход второго разряда четвертого регистра сдвига соединен с вторым входом первого элемента И, выход первого разряда третьего регистра сдвига соединен с третьими входами элементов И 2 +1 и 2 +3 групп, выходы элементов И с 2 +1мпо 2 +4 групп подключены к входам соответствующих элементов ИЛИ третьей группы, выходы которых соединены с первыми входами соответствую щих элементов И с первой по 2 групп, вторые входы которых соединены с выходами соответственно с первого по 2 дешифратора, вход которого соединен с выходом регистра, вход синхронизации которого соединен с выходом второго элемента ИЛИ и третьими входами элементов И с первой по 2 групп информационный вход регистра соединен с выходом третьей группы элементов ИЛИ, выходы дешифратора с первого по 2 соединены с первыми входами элементов И соответственно с 2 +5 по 2 4 групп, вторые входы которых соединены с выходом элемента задержки, выходы группПразрядов с первой по 2 поля констант блока памяти констант поразрядно соединены с третьими входамишп соответственно с 2 +5 по 2 +1+4 групп элементов И,выходы которыхсоединены с соответствующими входами элементов ИЛИ четвертой группы, выход которой соединен с первым ин 1112051 формационным входом сумматора, второй информационный вход которого соединен поразрядно с выходами элементов ИЛИ второй группы, выход сум- матора соединен поразрядно с вторыми входами элементов ИЛИ первойгруппы, выход первого элемента ИЛИ соединен с первыми входами пятнадцатого и шестнадцатого элементов И, вторые входы которых соединены соот О 40 2ветственно с инверсным и прямым выходами знака второго сумматора-вычитателя, выходы пятнадцатого ишестнадцатого элементов И соединенысоответственно с входом установкив "1" третьего триггера и счетнымвходом счетчика, выход знака первого сумматора-вычитателя соединенс выходом контрольного разряда устройства.