Преобразователь двоичного кода в код системы остаточных классов

(19) (1 И ц 4 Н 03 М 7/1 ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСНОМУ ЕТЕЛЬСТВ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ. 3904323/24-2403.06.8507,07.87. Бюл. У 25В.А, Иванченко, П.Л. ПрокопьевТоропов681.3 (088.8)Авторское свидетельство СССР69271, .кл. Н 03 М 7/18, 1985.вторское свидетельство СССР76383, кл. Н 03 М 7/18, 1984.(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДАВ КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ(57) Изобретение относитсяк вычислительной технике, Целью изобретенияявляется упрощение преобразователя.Поставленная цель достигается тем,что в преобразователе, содержащемвходной регистр, сумматор по модулюР, блок умножения на константу помодулю Р, два регистра и коммутатор,изменены связи между блоками устройства. 1 ил.13224 раэователя. Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел из двоичной позиционной системы в систему остаточных классовЦель изобретения - упрощение преобразователя.На чертеже представлена схемапреобразователя двоичного кода в Окод системы остаточных классов.Преобразователь содержит входнойрегистр 1, сумматор 2 по модулю Р,блок 3 умножения на константу по модулю Р, первый и второй регистры 4 15и 5, коммутаор 6, выход 7 преобразователя, тактовые входы 8-11 преобразователя,Пусть Р имеет разрядность (и+1).Тогда любое число В, имеющее разрядность и, будет меньше Р, Б этом случае процесс преобразования числа Хможно представить в виде(Х) =( (О+В,) 2 ) В, )гдеА 2 ++А,1 ос+ 11=Ор )йт- в =шйеи Преобразователь двоичного кода в код системы остаточных классовработает следующим об 1:азом.В исходное состоянии на входном регистренаходится значение пре образуемого числа, регистры 4 и 5 обнулены, коммутатор 6 подключает выход регистра 4 к входу первого слагаемого сумматора 2.В первом такте значение и стар ших разрядов преобразуемого числа (В,) из входного регистра 1 поступает на вход второго слагаемого сумматора 2 по модулю, откуда они передаются на вход блока 3 умножения. По окончании 45 переходных процессов на вход 9 преобразователя поступает сигнап, по которому результат принимается на ре- гистр 50В начале второго такта па сигналу, поступающему на тактовый вход 11, осуществляется сдвиг на и разрядов влево содержимого входного регистра 1, Содержимое регистра 4 суммируется со значением В на сумматоре 2, откуда результат поступает на блок 3 умножения, 11 о окончании переходных процессов на вход 1 О поступает так 83 2товый сигнал, по которому результат запоминается на регистре 5.В начале третьего такта осуществляется сдвиг содержимого регистрана и разрядов влево по сигналу, поступающему на вход 1, а по сигналу, поступающему на вход 8, коммутатор 6 подключает выход регистра 5 к входу первого слагаемого сумматора 2. Значение В суммируется с содержи 2мым регистра 5, полученный на сумматоре 2 резупьтат поступает на вход блока 3 умножения. По окончании переходных процессов на вход 9 поступает тактовый сигнал. по которому результат заносится в регистр 4. И так далее. В начале последнего такта осуществляется сдвиг на и разрядов содержимого входного регистра 1Результат предыдущего такта суммируется с В. на сумматоре 2 и умноФ -жается по модулю на блоке 3 умножения. Окончательный результат преобразования снимается с выхода 7 преобДополнительный положительный эФФект изобретения состоит в увеличении тактовой частоты работы,Формулаиэобретения Преобразователь двоичного кода в код системы остаточных классов, содержащий (К+1)-разрядный входной регистр, блок умножения на константу по модулю Р, сумматор по модулю Р., коммутатор, первый и второй регистры, выходы которых соединены соответственно с первым и вторым инФормационными входами коммутатора, управляющий вход коммутатора, входы разрешен я приема первого и второго регистров, вход разрешения сдвига входного регистра соединены соответственно с тактовыми входами с первого по четвертый преобразователя, выход сумматора по модулю Р является выходом преобразователя, о т л и ч а ю-щ и й с я тем, что, с целью упрощения преобразователя, выхоц коммутатора соединен с входом первого слагаемого сумматора по модулю Р, вход второго слагаемого которого соединен с:выходом и старших разрядов входного регистра1322483 4выход которого соединен с информационными входами первого и второго регистров,(и+11 о 8 Р), выход сумматора по модулю Р соединен с входом блока умножения на константу по модулю Р,Составитель А. КлюевТехред А,Кравчук Корректор М,Демчик Редактор Е. Папп Заказ 2878/55 Тираж 901 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 45 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4