Патетй1мш; =гнд бсесонэзная

О П И С А Н И Е 377881ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик.1971 ( 170471518-24) М. Кл. б 11 с аявлено присоед пением заявкииоритетубликовапо 17.1 Ч.1973. Бюллетень1та опубликования описания 12 Х 11.1973 митет по деламетеиий и открытий зоб при ДК 681.327(088 свете Мииист СССР вторызобретения А. Раисов, В, И, Кимарский, Г. П, Шаламов и Н. А. Зинчен пвител ЯЧЕЙКА ПАМ а и Изобретение относится к вычислительной технике.Известна ячейка памяти, состоящая нз двух тиристоров с двумя катодами, транзистора и резистора.Для повышения быстродействия прои малой потребляемой мощностями в режиме хранения, повышения похтехоустойчивоспи и уменьшения размеров ячейки в предлагаемой ячейке аноды тиристоров объединены и через резистор нагрузки подключены к источнику питания, и-база каждого тиристора соединена с р-базой другого тиристора перекрестно, коллектор транзистора соединен с источником питания, и цепь коллектор-эмиттер транзистора включена параллельно части резистора нагрузками, база транзистора и катоды тиристоров соединены с адресным входом ячейки, а другие катоды тиристоров - с соответствующими информационными входами ячейки.На чертеже приведена схема предлагаемой ячейки,Ячейки состоят из коммутирующего тр нзистора 1, резистора 2, двух тиристоров 3 4 со структурой р-п-р-п.На чертеже тиристоры представлены в виде схемы, состоящей из и-р-п и р-и-р транзисторов, В интегральном исполнении р-и-р транзистор изготавливается в одном технологическом цикле с п-р-гг транзистором в виде так называемого поперечного транзистора; и-р-и и р-гг-р транзисторы составляют единую р-п-р-и структуру, расположенную в одной изолированной области. Коммутирующий транзистор 1 также выполняется в одной изолированной области с резистором 2. Каждый тпристор имеет по два катода, Один из катодов обоих тиристоров соединяется с адресной (словарной) шиной 5. К адресной шине 5 подсоединена также база транзистора 1, коммутирующего нагрузочное сопротивление. Другие катоды тиристоров 3 и 4 подсоединяются к разрядным шинам б и 7 соответственно. Аноды обоих тиристоров соединены вместе и подключены к резистору 2 нагрузки, п-база каждого тиристора соединяется с р-базой другого тиристора, образуя перекрестную обра гную связь.Ячейка работает следующим образом.В режиме хранения информацци адресная шина 5 имеет низгсий потенциал (подключена к земле), Коммутирующий транзистор 1 заперт, и ток через ячейку определяется величиной сопротивления резистора 2. Один из тиристоров включен, другой - выключен, причем и-р-и и р-и-р транзисторы, входящие в состав включенного тиристора, шунтируют оба базовых перехода другого тпристора, Это придает схеме более высокую помехоустойчивость по сравнению с транзисторным сим377881 Ссотавитель Р. Яворовская Техред Г. Дворина Редактор В, Костылев Корректор Е. Михеева Заказ 1889/6 Изд. М 1464 Тираж 576 , ПодписноеЦНИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр, Сапунова, 2 метричным триггером. При считывании информации на адресную шину 5 подается положительный импульс. Потенциал адресной шины становится выше потенциала разрядных шин и, ток включенного тиристора переключается в соответствующую разрядную шину. Импульс на адресной шине выбирается такой амплитуды, что при его поступлении открывается транзистор 1.Транзистор 1 шунтирует значительную часть резистора 2 нагрузки и выходной ток ячейки, текущий прои считывании через открытый тиристор в разрядную шину, значительно превосходит ток, протекающий через ячейку в статическом режиме. Благодаря этому обеспечивается малая задержка выходного оигнала и высокая помехоустойчивость.При запиои информации одновременно с подачей адресного оигнала одна сиз разрядных шин соединяется с землей, Потенциал второй разрядной шины остается положительным. При этом включается тиристор, катод которого через разрядную шину соединен с кземлей. Предлагаемая ячейка памяти в статическомрежиме потребляет малую мощность, обладает высоким быстродействием и хорошей помехоустойчивостью, имеет простую схему и ма лые размеры. Предмет изобретенияЯчейка памятями, состоящая из двух тирпсторов с двумя катодами, транзистора и резисто ра, отличающаяся тем, что, с целью повышения быстродействия при малой потребляемой мощности в режиме хранения, повышения помехоустойчивости и уменьшения размеров ячейками, аноды тиристоров объединены и через 15 резистор нагрузки подключены к источникупитания, и-база каждого тиристора соединена с р-базой другого тирпстора перекрестно, коллектор транзистора соединен с источником питания, и цепь коллектор-эмиттер транзистора 20 включена параллельно части резистора нагрузки, база транзистора и катоды тирпсторов соединены с адресным входом ячейки, а другие катоды тиристоров - с соответствуюц;пмп информационными входами ячейки.