Устройство для управления каналами

( ( Оп ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТС СКОМУ СВИДЕТЕЛЬСТВУ-24 (51) М. Кл.606 Р 9/1 с присое нием заявкиГасударственный комитет Совета Министров СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ УПРАВЛ КАНАЛА влен д кото стройствамным прем, чтоадреия приомное преокально(43) Опубликовано 05.07 (45) Дата опубликования Изобретение относится к област ельной техники, в частности, к ствам для управления каналами ввода-выво да ЦВМ.Известно устройство для упра ия каналами, содержащее блок управления адресом постоянной памяти, первый вхо рого соединен с первыми входами у и блока управления микропрограмрыванием, блок управления адресом канала, первый вход которого соединен со вторым выходом блока управления микропрограммнь прерыванием, коммутатор шин, первый вход которого соединен со вторым выходом устройства, причем второй вход коммутатора шин соединен с первым входом устройства и вторым входом блока управления адресом канала, выход которого соединен с первым входом коммутатора шин, третий вход, первый и второй выходы которо о соединены соответственно со вторым входом, третьим и четвертым выходами устройства, пятый выход которого соединен с выходом блока управления адресом постоянной памяти, второй вход которого соединен с третьим вььходом блока управления микропоограммнымпрерыванием, первый вход которого соединен с третьим выходом устройства.Недостатком известного устройства является низкое быстродействие.Цель изобретения - повышение быстродействия устройства,Поставленная пель достигается теустройство содержит блок управлениясом микрокоманды, блок формированритетного запроса на микропрограмрывание и блок управления адресом лпамяти, выход которой и выход блока управления адресом микрокоманды соединответственно с шестым и седьмымустройства четвертый вход которогдинен с первыми входами блоковадресом локальной памяти, адресом микрокоманды и блока формирования приоритетызапроса на микропрограммное прерывание,второй вод которого и второй вход блокауправления адресом микрокоманды соединены со вторым выходом устройства, пятыйвход которого соединен с третьим входомблока управления адресом микрокоманды,520592 7 Ю 3 Составитель Ф. Шагиахметовтехина Техред М. Ликович Корректор А. Гриценк Ред 4389/204ЦНИИПИ Гос Тираж 864арственного комитепо делам изобретеква, Ж 35, Раушск Подписноеа Совета Иииистй и открытийаа наб., д. 4/5 3035, Мос лиал ППП "Патент, г. Ужгород, ул. Проектнаи, 4третий вход и выход блока формированияприоритетного запроса на микропрограмм=ное прерывание соединены соответственнос четвертым выходом и вторым входом блока управления микропрограммным прерыва=нием, второй выход которого и первый входкоммутатора шин соединены соответственно со вторым и третьим входами блокауправления адресом локальной памяти,На фиг, 1 представлена блок схема уст-ройства для управления каналами; на фиг. 2- блок формирования приоритетного запросана микропрограммное прерываение; на фиг,3 - блок управления адресом локальной па=мяти; на фиг, 4 - блок ,правления адресоммикрокоманды,Устройство дпя управления каналами со-.держит блок 1 управления микропрограмуу,.нымпрерыванием, блок 2 управленя адресомканала, коммутатор шил 3, блок 4 управле=ния адресом постоянной памяти, блок 5 ;равпения адресом микрокоманды, блок 6 уп-.равления адресом локальной памятиблок 7формирования приоритетного запроса на микро-:программное прерывание; 8-12 - входы и13-19 - выходы устройства,На фиг 1 обозначены 20 - процессоры и21 23 - каналы ввода-въпэода,Блок 1 содержит регистр 24 признаковмикропрограммного прерывания. элемент И. .И25, дешифратор запросов на микропрограммное прерывание 26, и регистр запросов намикропрограммное прерывание 27.,Блок 2 содержит элементИ 28, дс.шифратор адреса канала э 9, элемент ЬЕ30,1 эегистр адреса канада. 31,Процессор состоит из оперативной памяти32, арифметико-логического блока 33, ло=кальной памяти 34, блока микропрограмногоуправления 35 постоянной памяти э 6, ре"4 Огистра адреса 37, регистра возврата 38 идешифратора микрокомапд 39; 40-входныеинформационные шины и 41 - въыодные ш=формационные шинуы приуессора,.42 - въмод регистра 2743 - шыь.признаков микропрограмуного прерывания.пок формиуэвуачуич прууоритету ого запро а на микРОпРОГРамУУмное ппеуУэъувание содейжит триггер 44 передачи и здепления данных Я канада с адоесомЯ, триггер 45 передачи иАзацепления даяна: капала с адресом Ы1)., триггер 46 пеоед учи ьу запеъупеиид даннъпу. с адресомт 1 - 21, триггер 47 блокировки приоритетного аиро:а с с Оэ ветствунэ щиули элеменууа у, 4 и И" ,. - ., у у 1 у,-у элеууу ент," у ууи 1,ДИ 5 1 5 У.УБЛОК унраВЛЕИИИ удр-у Е к ПуоЭуаууурой уЭМ Я:.з ти содержит дешифратор .".7 м:.укропрограммнРЧ/ го пРеоъУванину эпемеэ:эъ К" ДЯ:=.63 у элемен-О.у ты ИЛИ" 64-67; 68-70 - выходы дешифратора 57, 71, 72 - входы блока,Блок управления адресом микрокомандысодержит дешифратор 73 поля микрокоманды"условие один, дешифратор 74 поли микрокоманды условие два, узел занесения состояния канала 75, состоящий из элементовИ-ИЛИ 76 81; 82, 83 - выходы блока,Устройство дпя управпенияканаламипредназначено для подключения к процессору каналов ввода-вывода и управления передачейданных между ними.Операция передачи данных в канале осу.ществляется под управлением управляющегослова канала, которое хранится частично врегистрах канала, частично в локальной памяти 34, Йля хранения управляющего словамультиппексного канала используется частьспециальной области оперативной памяти 32,Управляющие слова канала первоначально хранятся в оперативной памяти 32 процессора 20 и содержит необходимую информацию дпя передачи данных: код выполняемой команды, начальный адрес данных, счетчик числа передаваемых байтов и специальные признаки. Первое управляющее словоканада извлекается из оперативной памяти32 по специальной инструкции, которая задает адрес одного из каналов 21-23 и номер одного из внешних устройств, подключыных к выбранному каналу, и загружается вканалы 21-23 через выходные информационные шины 41 процессора 20, коммутатор шин3 и входные информационные шины 40 каналов 21-23. Содержимое регистров каналов 21-23 может быть передано в процессор 20 для дальнейшей обработки через выходные информационные шины 41 каналов 21-23, коммутатор шин 3 и входные информационные шины40 процессора 20.Устройство для управления работает следующим образом,йля передачи управляющей информациимежду каналами 21 23 и процессором 20адрес канала; указанный в инструкции, заносится в регистр 31 адреса канада с выходных информационных шин 41 процессора 20.Через элемент "И" 28 адрес канала поступаетв дешифратор 29 адреса работающего канада,который формирует потенциал признака тогоканала, управление которым выполняется вданный момент, Этот потенциал (потенциалы) поступает в канал 21-23 ввода-выво=да, коммутатор шин 3, блок управления адресом локальной памяти 6, блок формирования приоритетного запроса на микропрограммное прерывание 7 через шины 14 адреса ка. -на уьаууПолучив управляющую информацию, канал 21-23 освобождает процессор 20 для выполнения последующих инструв:":й и продолжает операцию ввода-вывода, используя информа цию, расположенную в регистрах канала и локальной памяти 34 при помощи следую5 щих микропрограмм: передача данных; обслуживание зацепления по команде; обслуживание конечного состояния,При необходимости вызвать соответст - Е вующую микропрограмму канал устанавливает запрос на передачу данных или запрос на обслуживание зацепления по команде, или запрос на обслуживание конечного состояния соответственно, который через группу 15 шин 10 запросов каналов поступает в регистр 27 запросов на микропрограммное прерывание.С выхода 42 регистра 27 запросов на микропрограммное прерывание сигналы поступают в дешифратор 26 запросов на микропрограммное прерывание, который формирует сигнал запроса на микропрограммное црерывание, поступающий через элемент ИЛИ ф 25 в процессор 20 по шине 13 запроса на фв микропрограммное прерывание. По этому ситъ налу процессор 20 прерывает выполнение текущей микропрограммы и адрес прерван- ной микропрограммы заносит в регистр 38 возврата адреса микропрограммного прерывания, Блок 4 управления адресов постоянной памяти формирует начальный адрес вызываемой микропрограммы. Этот адрес через шины 17 занесения фиксированного адреса поступает в регистр 37 адреса постояннойфб памяти процессора 20. В момент перехода на микропрограмму передачи данных или обслуживания зацепления по команде, или обслуживания конечного состояния в регистре 24 признаков микропрограммного прерывания 4 э устанавливается один из триггеров, показывающий, что канал выполняет соответствующую микропрограмму (передачу данных, обслуживание зацепления по команде, обслуживание конечного состояния) . 4 Регистр 24 признаков микропрограммного прерывания содержит 3 Я. триггеров, т.е.три триггера для каждого канала: триггер обслуживания передачи данных, триггер ЗО обслуживания зацепления по команде и триг гер обслужив,1 ния конечного состоянии,Если в регистре 24 признаков микропрограммного прерывания установлен один из триггеров, то занесение адреса канала из 55 регистра 31 адреса канала в дешифратор 29 адреса работающего канала блокируется элементом "НЕ" 30 блокировки занесения адреса канала. В этом случае дешифратор 29 адреса работающего канала формирует 60 потенциалы признаков адреса канала, запроскоторого выполняется в данный момент.Фэрмирование потенциалов признаков адреса канала выполняется в зависимости отсостояния триггеров регистра 24 признаковмикропрограммных прерываний, содержимоекоторого постугает в дешифратор 29 адреса работающего канала, элемент "НЕ" 30блокировки занесения, блок 6 управленияадресом локальной памяти и дешифратор 26запросов на микропрограммное прерываниечерез шины 43 признаков микропрограммныхпрерываний.При одновременном поступлении запросов на передачу данных, на зацепление по комаиде и на передачу конечного состояния врегистр 27 запросов на микропрограммноепрерывание соблюдается следующий приоритет обслуживания: передача данных, обслуживание зацепления по команде и обслуживание конечного состояния,При подключении мультиплексного каналак устройству для управления каналами онимеет самый низкий приоритет.В случае поступления в регистр 27 запросов от нескольких каналов, которые вызывают одну и ту же микропрограмму (например, обслуживание зацепления по командеселекторных каналов), приоритет в обслуживании имеет канал с меньшим адресом.Если запрос на передачу данных (зацепление по команде, обслуживание конечногосостояния) поступил в регистр 27 в тот момент, когда процессор 20 уже выполняетмикропрограмму передачи данных (зацепление по команде, обслуживание конечного сос-тояния), вызванную ранее запросом от другого канала, то дешифратор 26 не формируетсигнала запроса на микропрограммное прерывание, Сигнал запрета формирования запроса на микропрограммное прерывание поступает с шин 43,Микропрограмма передачи данных имеетсамый высокий приоритет, и ее выполнениене может быть прервано запросом на обслуживание зацепления по команде или на обслуживание конечного состояния, поэтому адрес прерванной микропрограммы сохраняется в регистре38 возврата адреса микропрограммного прьрывания на все время выполнения микропрограммы передачи данных, в конце выполнения которой производится передача содержимого р.гистра 38 в регистр 37 адреса постоянной памяти и прерванная микропрограмма продолжается,Выполнение микропрограммь 1 обслуживанияконечного состояния может быть прерванозапросом на прерывание обслуживания зацепления по команде или запросом на передачуданных, Выполнение микропрограммы обслуживания зацепления по команде может бытьпрервано запросом на передачу данных, поэтому после выхода на микропрограмму обслуживания зацепления по команде или конечного состояния содержимое регистра 38 записывается в ячейку локальной памяти 34,соответствующую выполняемой микропрограмме. В конце выполнения микропрограммы10 обслуживаниа зацепления по команде или конечного состояния содержимое регистра 38 восстанавливается из соответствующей выполняемой микропрограмме ячейки локальной памяти 34, производится передача содержи 15 мого регистра 38 в регистр 37 адреса поотоянной памяти, и выполнение прерванной микропрограммы продолжается.Выполнение микропрограммы обслуживания конечного состояния может быть прерва-щ но запросом на прерывание обслуживания зацепления по команде или запросом на передачу данных. Выполнение микропрограммы обслуживания зацепления по команде может быть прервано запросом на передачу данных, 5 поэтому после выхода на микропрограмму обсуживания зацепления по команде или кс- нечного состояния содержимое регистра 38 записывается в ячейку окальной памяти 34, соответствующую выпа".наемой гдикропрограм.50 ме.В конце выполнения микропрограммы обслуживания зацепления по команде или конечного состояния содержимое регистра 38 восстанавливается из соответствующей выполни-З 5 емой микропрограммы ячейки локальной памяти 34, производится передача содержимого регистра 38 в регистр 37 адреса постоянной памяти, и выполнение прерванной ми:сропрограммы продолжается. 40Микропрограмма передачи данных выполняет следующие действия: разгружает содержимое части регистров процессора 20 в локальную память 34; считывает управляющее слово канала в регистры процессора 20 из 45 локальной памяти 34; передает байт (группу байтов) из оперативной памяти 32 в канал 21 (22, 23) или из канала 21 (22, 23) в оперативную память 32; модифицирует адрес данных и счетчик байтов через арифме тическо-логический блок 33; записывает модифицированное управляющее слово канала в локальную память 34; восстанавливает прежнее содержимое регистров информацией из локальной памяти 34, 55Микропрограмма обслуживания зацепления по команде выполняет следующие действия: разгружает содержимое части регистров процессора 20 в локальную память 34; считывает адрес управляющего слова канала из 60 локальной памяти 34; извлекает следующее управляющее слово канала из оперативной памяти 32; выполняет зацепление по команде; загружает управляющее слово канала в локальную память 34; восстанавливает содержимое регистров процессора 20 из локаюп ной памяти 34.Микропрограмма обслуживания конечного состояния выполняет следующие действия: разгружает содержимое части регистров процессора 20 в локальную память 34; выполняет процедуру завершения операции ввода- вывода в канале; восстанавливает содержимое регистров пропессора 20 из локальной памяти 34.Если при выполнении микропрограммы щ,. редачк данных содержимое счетчика байтов стало равно нулю, и в канале установлен признак зацепления по данным, то микропрограмма переходит к выполнению зацепления по данным, т,е, извлекает следующее управляющее слово канала из оперативной памяти 32 и загружает его в регистры канала 21 (22, 23) и в локальную память 34, Эта процедура вызывает дополнительную задержку в обслуживании запроса на передачу данных другого канала, а так как к каналу с меньшим адресом подключаются более быстродействующие внешние устройства, то дополнительная задержка в обслуживании запроса на пер дачу данных канала с меньшим адресом накладывает ограничения на скорость передачи данных внешнего устройства, подключенного к этому каналу.С целью увеличении пропускнои способности канала с меньшим адресом устройство для управления каналами содержит блок 7 формирования приоритетного запроса на микропрограммное прерывание, который работает следующим образом.Если при передаче данных канала с адресом т было обнаружено зацепление по данным, то микропрограмма записывает содержимое регистра 38 в соответствующую адресу канала ячейку локальной памяти 34 и переходит к процедуре выполнения зацепления по данным. Если при выполнении зацепления по данным канала с адресом поступил запрос на передачу данных канала (и), то блок 7 вырабатывает сигнал 56 приоритетного запроса, который через элемент "ИЛИ 25 поступает в процессор 20. Текущая последовательность микрокоманд процессора 20 прерывается, и выполняется микропрограмма передачи данных канала с адресом (й - 1).После выполнения микропрограммы передачи данных прерванная микропрограмма продолжается.В микропрограммах, обслуживающих каналы ввода-вывода, часто приходится обращаться к ячейкам локальной памяти 34, которые хранят управляющее слово каналаили сохраняют содержимое регистров процессора 20. Обращение к той или инойячейке локальной памяти 34 для извлечения (записи) управляющего слова каната зависит от адреса канала, микропрограмма которого выполняется в данный момент, а в зависимос рти от типа выполняемого микропрограммного прерывания приходится запоминать (восстанавливать) содержимое регистров процессора 20 в (из) разных ячейках локальнойпамяти 34. Это обстоятельство вызывает 15дополнительные затраты времени для анализа адреса текущего канала и типа выполняемого микропрограммного прерывания.Время выполнения микропрограмм, обслуживающих каналы ввода вывода, уменьшено за счет непосредственной адресации каналов ввода-вывода 21-23 к ячейкам локальной памяти 34. Это достигается тем,что устройство для управления каналамисодержит блок 6 управлении адресом локальной памяти,При обращении к ячейкам локальной памяти 34, где сохраняется содержимое регистров процессора 20, блок 6 формирует один из трех базовых адресов локальной памяти 34, который через шины 18 адреса поступает в локальную память 34. Формирование базового адреса зависит от типа выполняемого микропрограммного прерывания, для этогс содержимое регистра 24 признаков микро 35 программного прерывания поступает в блок 6 управления адресом локальной памяти че рез шины 43 признаков микропрограммного прерывания, формирование базового адреса40 локальной памяти 34 осуществляется по сигналу процессора 20, поступающему в блок 6 управления адресом локальной памяти с управляющих шин 11 процессора 20. Полный адрес ячейки локальной памяти 34 фор мируется при помощи базового адреса и разрядов смещения. Разряды смещения указыва.отся в поле микрокоманды и поступают в локальную память 34 с управляющих шин 11 процессора.В случае обращения к управляющему слову канала блок 6 управления адресом локальной памяти дормирует базовый адрес, Формирование базового адреса в этом случае зависит от адреса канала, потенциалы кото рого поступают в блок 6 с выхода дешифратора 29 адреса работающего канала через шины 14 адреса канала. Полный адрес ячейки локальной памяти 34 формируется при помоши базового адреса и разрядов смеще О ния по сигналу процессора 20, поступающемув блок 6 с управляющих шин 11 процессора 20,Таким образом, введение блока 6 управления адресом локальной памяти позволяетиспользовать одни и те же микропрограммыпри работе нескольких каналов ввода-вывода и увеличить пропускную способность каналов 21-23 за счет непосредственного доступа к необходимым ячейкам локальной памя: -ти 34.В процессе выполнения операции вводавывода необходимо анализировать отдельныетриггеры и управляющие потенциалы каналов21-23, В зависимости от состожия анализируемого триггера или управлявшего потенциала производится переход к той или иноймикрокоманде микропрограммы,Анализ триггеров и управляющих потенциалов выполняется с помощью двух специальных полей "условие один" и "условиедва, содержащихся в микрокоманде. Разрядность каждого поля зависит от чисел анализирумых признаков (обычно каждое поле содержит четыре разряда). По каждой комбинации этих полей анализируется один признак,т. е, триггер или управляющий потенциал,Если в результате анализа признака, указанного в поле "условие один , обнаруживается, что это условие выполняется, то последний разряд регистра 37 адреса постояннойпамяти устанавливается в "единицу", еслиже это условие не выполняется, то последний разряд регистр: 37 адреса постояннойпамяти 36 устанавливается вфнуль",Анализ условий по полю условие двавыполняется аналогично анализу поля "условие один, но при этом устанавливается илисбрасывается предпоследний разряд регистра 37 адрсса постоянной памяти 36.Таким образом, в зависимости от результатов анализа триггеров, указанных в поле"условие один и "условие,гва, в микрокоманде можно осуществлять переход по одномуиз четырех направлений в микропрограмме,Микрокоманда содержит только по одномуполю "условие один" и "условиедва", а к устройству управления каналами подключается несколько каналов 21-23, поэтому необходимоанализировать адрес гого канала, микропрограмма которого в данный момент выполняется и, естественно, анализировать условияэтого кват, На такой анализ затрачиваетсядополнительное время, что в конечном итогевлияет на пропускную способность системыввода-вывода. С целью сокращения времениобслуживания каналов ввода-вывода устройство для управления каналами содержит блок5 управления адресом микрокоманды.Блок 5 управления адресом микрокоманды формирует сигналы установки вединицу" двух младших разрядов адреса постоянной памяти, который через шины 19 установки младших адресов постоянной памяти 36 поступает в блок 35 микропрограммного управления, а затем в регистр 37 адреса постоянной памяти 36. Сигналы установки двух младших разрядов постоянной памяти 36 формируются в зависимости от состоя а ния анализируемого триггера или управляющего потенциала, поступающего в блок 5 управления адресом микрокоманды через шины 12 состояний каналов 2123, При этом в блоке 5 анализируется состояние того ка нала, адрес которого вырабатывает дешифратор 29 адреса работающего канала.Описание работы блока 7 формирования приоритетного запроса на микропрограммное прерывание приведено на примере работы 20 трех каналов, подключенных к устройству для управления каналами.По запросам на передачу данных каналов, поступающим на элементы "И" 48-50 с выхода регистра 27 запросов на микропро раммное прерывание через шины 42 регист- ра 27 устанавливается один из триггеров 44-46, микропрограмма передачи данных которого будет выполняться. Одновременно с установкой триггера 44 (45, 46) уста- ЗО навливается триггер 47 блокировки приоритетного запроса, Установка этих триггеров производится управляющим сигналом процессора 20 в момент перехода на микропрограмму передачи данных. Если триггер35 47 включен только на время выполнения передачи данных и сбрасывается при анализе условия зацепления по данным, то триггеры 44-46 остаются включенными на время выполнения микропрограммы передачи данных и зацепления по данным. Сброс этих триггеров выполняется управляющими сигналами процессора 20, поступающими с управляющих шин 11 процессора, Так как выполнение микропрограммы передачи данных одного канала не может быть прервано запросом на передачу данных другого канала, то нулевой сигнал с выхода триггера 47 поступает на элементы "И 52, 51 и запрещает 5 формирование сигнала 56 приоритетного запроса, Если во время выполнения процедуры зацепления по данным канала с адресом л или а -1 (триггер 47 сброшен) канал с адресом (х) выработал запрос на передачу данных, который через регистр 27 по шине 42 поступает на элементы "И 50, 52, то выход элемента "И" 52 возбуждается и через элемент "ИЛИ 55 поступает сигнал 56 приоритетного запроса, по кото- Е рому текущая последовательность микро- команд процессора 20 прерывается, и выполняется микропрограмма передачи данных. В момент переключения на микропрограмму передачи данных устанавливаются триггер 46 и триггер 47, нулевой сигнал с выхода которого поступает на вход элементаИ 52 и блокирует формирование сигнала 56 приоритетного запроса,Если при выполнении зацепления по данным канала с адресом и, каналу с адресом(й - 1) необходимо передать данные, онформирует запрос на передачу данных, который через регистр 27 по шине 42 поступает на элементы И 49, 51, выход последнего возбуждается и через элемент ИЛИ55 и по выходу 56 выдается сигнал приоритетного запроса,При обращении к ячейкам локальной памяти 34 для сохранения (восстановления) содержимого регистров процессора 20 на входдешифратора 57 выполняемого микропрограммного прерывания по шинам 43 поступаетсодержимое регистра 24 признака микропрограммного прерывания, который формируетодин из трех потенциалов по выходам 68,69, 70.Потенциал 68 выполнения микропрограммы передачи данных, или потенциал 69 выполнения микропрограммы обслуживания зацепления по команде, или потенциал 70 выполнения микропрограммы обслуживании кснечного состояния формируется, если выполняется соответствующая микропрограмма.Эти потенциалы возбуждают на шинах 18код адреса локальной памяти 34. формирование базового адреса производится по управляющему сигналу 71 процессора 20, поступающему на элементы И 58-60 с управляющих шин 11 процессора 20. В зависимости от выполняемой микропрограммы нашины 18 адреса локальной памяти выдаютсяследующие базовые адреса:11000 - при выполнении микропрограммыпередачи данных;0100 - при выполнении микропрограммыобслуживания зацепления по команде;0010 - при выполнении микропрограммыобслуживания конечного состояния,При обращении к ячейкам локальной памяти 34, где хранятся управляющие слова каналов 21, 23, блок 6 передает по шине 18 адреса локальной памяти 34 один из трех базовых адресов;1001 - рабогаег канал с адресом и;0101 - рабогаег канал с адресом (и -1);0011 - рабогаег канал с адресом (и -2),Формировали того или иного базового адреса локальной памяти 34 при обращении к управляющему слову кан.:.зависит от адреса канала, вырабатываемо 1 о в данный момент дешифратором 29 адреса работающего канала, т, е, от адреса канала, микропрограмма которого выполняется в данный момент, при этом потенциалы признаков адреса канала поступают на элементы "И" 61- 63 с шин 14 адреса канала, Передача базового адреса локальной памяти 34 производится по управляющему сигналу 72 процессора 20, поступающему с управляющих шин 11 процессора 20.Елок 5 управления адресом микрокомжды работает следующим образом. Состояние триггеров и управляющих потенциалов каналов 21-23 поступает на элементы "И-ИЛИ" 76-81 узла 75 с шин 12 состояний каналов, которые передают на вход дешифраторов 73 и 74 состояние триггеров и управляющих потенциалов того канала 21 23, адрес которого через шины 14 адреса кана.- ла поступает в узел 75 занесения состояния канала с выхода дешифратора 29 адреса работающего канала, В зависимости от кода анализа состояния (каждому триггеру или управляющему потенпиалу соответствует от дельный код), поступающего с управляющих шин 11 процессора 20 дешифраторы 73 и 74 анализируют состояние этого триггера (управляющего потенциала) и, если условие выполняется, вырабатываются сигналы выходов 82, 83 установки последнего и предпоследнего разрядов регистра 37 адреса постоянной гамяти 36, которые передаются в пропессор 20 по шинам 19 установки двух младших адресов постоянной памяти.Формула изобретенияУстройство для управления каналами, содержащее блок управления адресом постоянной памяти, первый вход которого соединен с первылги выходами устройства и блока управления микропрограммным прерыванием,блок управления адресом канала, первый входкоторого соединен со вторым выходом блока управления микропрограммным прерыванием, коммутатор ши, первый вход которс- го соединен со вторым выходом устройства,причем второй вход коммутатора ц.ин ".оединен с первым входом устройства и вторымвходом блока управления адресом канала,выход которого соединен с первым входомкоммутатора шин, третий вход, первый ивторой выходы которого соединены соответственно со вторым входом, третьим и четвертым выходами устройства, пятый выход 15которого соединен с выходом блока управления адресом постоянной памяти, второйвход которого соединен с третьим выходомблока управления микропрограммным прерыванием,. первый вход которого соединен стретьим входом устройства, о т л и ч а ющ е е с я тем, что, с целью повышениябыстродействия, оно содержит блок управления адресом микрокоманды, блок формирования приоритетного запроса на лпкропрот-раммное прерывание и блок управления адресом локальной памяти, .выходкоторого и выход блока управления адресом микрокомвнды соединены соответственно с шестыми седьмым выходами устройства, четвертый ЗО вход которого соединен с первыми входамиблоков управления адресом локальной памяти,адресом микрокоманды и блока формированияприоритетного запроса на микоопрограммноепрерывание, второй вход которого и второй З вход блока управления адресом микрокоман.-.ды соединены со вторым выходом устройства,пятый вход которого соединен с третьим входом блока управления адресом микрокоманды, третий вход и выход блока формирова,щ ния приоритетного запроса на микропрограммное прерывание соединены соответственно счетвертым выходом и вторым входом блокауправления микропрограммным прерыванием,второй выход которого и первый вход коммутатора шин соединены соответственно со вторым и третьим входами блока управления адресом локальной памяти,.