Устройство для управления цифровой вычислительной машиной

"к.ФАНЙ ОП ИСИЗОБРЕТЕН ИЯ Своз СоветскихСоцнал исти чесааРеспублик(4 б) Дата опубликования описания 28.09.76 1) М, Кл. 06 Р 9/16 внный комитет нннстров ССС нзсбретеннй тнрвтнн(71) Заяви-.ель 4) УСТРОЙСТВО Д УПРАВЛЕНИЯ ЦИфРОВОМАШИНОЙ (ЦВМ) ЧИСЛИТЕЛЬНОЙ 5 Изобретение относится к области вычис лительной техники и может быть использовано при построении устройств для управления работой ЦВМ,Вновь создаваемые ЦВМ должны обладать развитой системой микропрограммного управления, обеспечивающей оперативное хранение и обеспечение функционирования больших массивов микропрограмм; высокое быстродействие: использование общего поля 1 е оперативной памяти для хранения микропрограммной и программной информации с динамическим распределением памяти; реалиэашпо принципа рассредоточенности микропрограмм ного управлении, необходимого при модуль 15 ной организации вычислительных средств,характерной для ЦВМ четвертого поколения;охват аппаратным контролем всех фаз выполнения микрокоманды; проблемную ориентацию ЭВМ на различные применения; просто- ЭО ту автом тизации микро программирования и короткую разрядную сетку микрокоманд.Для удовлетворения многих из этих требований применяются микропрограммные устройства управления с использованием 35 сильнокодированных" микрокоманд, Под фсильнокодированной" микрокомандой понимается микрокоманда, имеощая формат, подобный формату машинной команды, но отличающаяся от последней тем, что в ней задается управляющая информация для всех без исключении аппаратных средств ЦВМ, В машинной команде задается информация дашь о программно доступных средствах,При использовании "сильнокодироватпп тх микрокоманд отпадает необходимость использования ЗУ, имеющего большую разрядную сетку, Сокращение разрядности микрокоманд позволяет испольэовать для хранения массивов микропрограмм обычную оперативную памятьИзвестно устройство для управления ЦВМ, содержащее оперативную память, регистр микрокоманд, первый, второй, третий, четвертый, пятый и шестой выходы которого соединены соответственно со входами дешифратора смешения, дешифратора условий, деыифратора количества, дештирратора начала, дешифратора источника (приемника), дешифра тора кода операции, первый и второй комму 520591таторы, выходы которых соединены со входами соответственно регистра адреса микрокоманд и регистра адреса команд, выходыкоторых соединены с информационными входами соответственно третьего и четвертогокоммутаторов, пятый коммутатор, вход которого соединен с выходом оперативной памяти, а выход - со входом регистра микрокоманд, регистр условий, вход которого соединен с выходом шестого коммутатора,первый и второй информапионные входы которого соединены с первым и вторым входами устройства, формирователь считывании,выход которого соединен с управляющимвходом третьего коммутатора непосредствы 15но, а с управляющюа входом четвертого коммутатора через инвертор, триггер условии,вход которого соединен с выходом седьмогокоммутатора, первый вход которого соединен с выходом регистра услоЬий и первым20выходом устройства, модификатор адреса,генератор импульсов и дешифратор типа формата, Выходы дешифратора кода операции идешифратора источника (приемника) соединены с вторым и третьим выходами устройзстваэНедостаткамиизвестного устройства являются повышенные затраты оборудованияи малое быстродействие,Цель изобретения - сокращение количеотва оборудования и повышение быстродейст 30вия устройства,Поставленная цель достигается тем, что устройство содержит память синхроимпульсов, узел выделения битов и узел сдвига, фь 11 ервая группа выходов памяти синхроимпуль сов соединена с тактовыми входами коммутаторов, модификатора адреса, формирователя считывания, регистра адреса микрокоманды и оперативной памяти, Вторая группа вы. ф ходов памяти синхроимпульсов соединена с группой выходов устройства, Седьмой выход регистра микрокоманд соединен с первым управляющим входом первого и управляющим входом второго коммутаторов, информапион 45 ные входы которых соединены соответствыно с четвертым выходом и третьим входом устройства, четвертый вход которого соединен с информационным входом узла выделения битов, первый и второй управляющие входы бф которого соединены с выходами соответственно дешифратора начала и дешифратора количества, Выход дешифратора условий соединен с управляющими входами шестого и седьмого коммутаторов, Выход триггера ус ловия соединен с первым входом модификатора адреса и вторым управляющим входом первого коммутатора, информационный вход которого соединен с выходом узла сдвига, входы которого соединены с выходами узла ф выделения битов и дешифратора смещении, восьмой выход регистра микрокоманд соединен через дешифратор типа формата со вторым входом модификатора адреса, третий вход которого соединен с управляющим входом памяти синхроимпульсов, входы которой соединены с выходами модификатора адреса и генератора импульсов, а пятый выход устройства соединен с выходом оперативной памяти.На фиг, 1 представлена блок-схема устройства для управления ЦВМ; на фиг, 2- схема узла выделения битов и узла сдвига,Устройство управления ЦВМ содержит оперативную память 1, формирователь считывания 2, регистр адреса микрокоманд 3, регистр адреса команд 4, коммутаторы 5-11, генератор импульсов 12, модификатор адреса 13, регистр микрокоманд 14, дешифратор типа формата 15, дешифратор кода операции 16, дешифратор источника (приемника) 17, дешифратор условий 18, дешифратор на чала 19, дешифратор количества 20, дешифратор смещения 21, регистр условий 22, триггер условий 23, узел выделения битов 24, узел сдвига 25, инвертор 26 и память синхроимпульсов 27.На фиг, 1 обозначены: 28, 29-накопители,30-31 - регистры адреса, 32, 33 - дешифраторы адреса, 34-37 входы устройства,38-43- выходы устройства, 44-53 - выходы памяти синхроимпульсов, 54 - выход регистра микрокоманд, 55 выход дешифратора количества, 56 - выход регистра микрокоманд, 57 - выход узла выделении битов,58 - выход узла сдвига,Узлы выделения битов и сдвига содержат мультиплексоры 59-65, элементы НБ"66-69, элементы Иф 70-76, элементыИЛИ 77, 78 и мультиплексоры 79-86,Оперативная память 1 предназначена дляхранения программной и микропрограммнойинформации.формирователь считывания 2 предназначен для подключения адресного тракта ЦВМдля чтения программных и микропрограммныхслов из оперативной памяти 1, 40 рмировательсчитывания может быть выполнен в видеобычного В 5 Ф-триггера,Регистры 3 и 4 предназначены соответсч.венно для приема и хранения адресов микрсьпрограммных и программных слов,Коммутаторы 5 и 6 управляют приемомадресной информации в регистр адреса 30оперативной памяти 1, коммутатор 7 - при:емом считанной микрокомандной информациив регистр микрокоманд 14,Генератор импульсов 12 вырабатываеттактовые сигналы устройства управления,память синхроимпульсов 27 - тактирующиесигналы ощ,.: полей микрокоманд дли каждого формата .:, П(рокоманд и синхронизацииработты все с у(,ройства управления.МОДификатор адресаслужит Для ф 0 ьщМИРОВЯНИЯ НЯЧЯЛЬНГ Гго ЯдтЕС,ч ПМИКРОПРОГ браммы расшифровки форматов мокоманд.находящихся в регистре микрокоманд 14 дляобеспечения функционирования подмикропрораммы расшифровки форматов микрокомандпутем формирования адреса следуюшей:под- щмикрокоманды Модификатор адреса 13 связан с регистром микрокоманд 14 через дешифратор типа формата 15,Регистр микрокоманд 14 предназначендли приема и храненич мщ(рокоманд на вреМЯ ИХ ВЬПОЛНЕНИЯфДешифраторы 16 21 предняжачены длядешифрации содержимого полей микрокоманд,Регистр условий 22 вместе с коммутатором 8 ц триггером условий 23 служит для:.;оцксаци вырабатываемьх признаков В регистресловцй 22 с помощыс дешифратора 18условий, опроса разрядов регистра условий22 ПкТЕЛ .1 рЕдянц В ТрГЕО гСЛОВИЙ 23бита регисчра условий 22 и дальнейшей передачи ВГО из триггера условий 23 в младши;,", бит;эегистчэя адреса микрОкоманд 3 сцелью полчения адресов начала ветвей.3 зел чьчделения битов 24 предпазначен для ВЕТВк Пця ПО янялиЗу НЕСКОЛЬКИХ бИТОВ ф инфорл:.поных шин (до Восьми битов) с помоп(О пешифраторов начала н количества. ЫЕТВЛЕНЧЕ ОС-ЩЕСТВЛЯЕТЯ ПУТЕМ ЗЯСЫЛКИ значеьий указанных битов информационных ШИН В к(1 ЯДШИЕ РЯЗРЩЬ РЕГИСтРа аДРЕСа 35 микро. Ома;-"йГ 3, ветвление по анализу нескольки; . битов РегистРа Усл.квин 22 осУ- шествля=с после переда ц содержимого ре ,-,.; Я условий 22 В информапионые шиныКроме того, узел 24 .Выделяет любые 4 О б;ТЬ(ЧЦСО бЦТОВ НЕ бОЛЬШЕ ВОСЬМИ РЯДОМ рЯСПОолч(Е.к(ьР. ИнфОрМЯПНОННЬПГ ПИН С ПО лкощьк .; же Выходов дешцфряторов 19 И 2 О.к ЗЕЛ СВИ.Я 25 06 ЕСЕЧИВЯЕТ ЗасьЛКуЧ.И,1 кк,ч 1 к(ЧНЧ н.Л(ЕЛЧЕНЦ,тузпом В;-,ДЕЛЕНИИ 45 бцов 24 СО Спвц ОМ "тб 0 В ОЕГцетр адрЕ- г я;чт;гт,;,Комак 3 Ибо 1-ч Икфор 1(яП 0 ЧНЫЕШицг 1 Вьк.(Г 1 р ,р(кСТя 19) 1 ОМОП О1тк;кгт точ г г (1 1 гч Ецкя"ку, лк .Ксор представляет собой доги- И; НттвгШуЮ Ет(т(С(О Подкл 0 .:лЖН ОДН.ИЗ чОСКОЛ 1 ч ИХХОДОБ НЯ ОДИН ОЦйЦ Вт. .ОД В Глогв 1,йп Онти ОТ КОДЯ УПРЯВ БОЩ(Х,;,ХЫ:л ВВьдене информации В узле выделения 65 ус; ГОВ ="-. Г,; (ес:1."ляется следуюШым Обри ЗО.4ч;: 1;, ЖКЯ ПОДЛЕЖЯШЯЯ ВЬДЕЛЕППО СО хода .у;.ла 24 поступает соответствую Кк Сбп-ЗОЛ. тя ВХОПЫ Л(уЛЬТШЛЕКСОров 59т,35 г " . НЯ " Грйгв ч. Л.1 Е В( ОДЫ Кот орЬХ И ПОСтУПавт СИГНЯЛЫ С ВЬЫОДОВ 54 Е 1(С.".; микрокоманд 14, Мультиплексоры 5."т 65 п 87 содержат дешифратор Ячала ".9 ьь;Гс: - ДЬ МЧЬТИЧЛЕКСОРОВ СОЕД 1 лчгЕ" тг л; 0 кклт И ЭЛЕМЕНТОВ И 70.т ГЭ, ДРУГ( .;Оц КОк Ос-. рЫХ (тсЕДИНЕНЫ т к:ЬХОДЯЛгк т 5 к"т.111,КОЛИЧЕСТВа 2 О, (ПЕрвьЕ ЧЕТЫра Вьк;,.Ода двШийрат(ра 2 О ЧЕРЕЗ ЗЛЕ, -кт(Ы КК-,"11-"К 6 9) .ОСЛЕДНЯЕ 1 РИ ВЬЬХОДЯ ДЕШИфРЯТО 3 Я КОИЧЕСТ-т Ва 20 СОЕдцнЕНЫ С Вхоккямц ЕЛЕм тнтОВ кИ " 74 75 через элементы ИЛИ 77, 78. Р-,:-и ХОДЫ Е Ет ЕНТОВ кИф 7 О 76 .З:-1:.:ПОТСИ ВЬЬХО-.г гнПЯМЫ 5УЗПЯ ВЬДЕЛЕНД ЬВТОЫ 2,-: И;001 ВЕТСТВкгощР( Образом СОВ Птк(НЬЧ кВХО 1",ямл кмульТИЛЕКСОров 798 ГчЗкЯ Сдвига 25. Упрэвляюши.и входямн КГк;.Ьткплексорон 79: 86 авляотся выходы 56 реги-тра мцкооО манд 14 Мультиплексоры 79-86 содерлсат дешцдрятор с ешенц я 2 1 цт- Вьп-г кьт 58 янущЮТКтя ВЬОодямц чгз.я С тттк а 2 5КОММутатсрЫ 9, О 1Едя.ЭНГЕНЬ СООГ- ВЕТС ВЕОГО ДЛЯ ПЕ"ЕДЯЯДО;СГ: ;(.":(РОПРОГ ГраккНЫХ и Яч.отГ)Я(Лг (тг В.; ч-т - , - .г.м рЕСя ЛИКр Комаид 3 Л ОЕГС.:11;ОГя Комяцкл 4 КЩгЛктЯ ОРЬк1 1 МОГ 1, кн"- гт к - гпч.ч - Ь собой элементы И-И,."И-", К;:-,тоо 1клРЕДНЯЧЧЯЧЕ ДП;.- ПР 1(ЕЯ . "ГРг( чл,к,;11 к .( ЯЗПЯа "ОтГЦСТРЯ Укт, .Вкй. тткчг-н-, ч;к,нЛОВИН . В ЗЯВИСГ(ОСТ ОТ .гч 1.;" НЧ. г НГ НЯЛОВ Д-.Гр(рак ч -.к;- - 1 - ;тктНа Вкод35 и,-,7 ",г. гк;,;":; - , :гв ПОГ"тн,.ПЯОТ ПК ЕнпцачЫ С нК 0 "Ялч 1 " К"лчШ ч Г Ч1 ЯЦЦОЧГй ЧЯ( (КЕ(й ." НЯ лГ Ч "-", : тГ .:,НЯКвькрабтк,РЯккьккГк 1;ккг ч 1 = кгт(,;,ной части ЦВМК Вьп(одам 43 устройс-га о,с;.едвнепьВЬЕХОД Ь ч ГИС Гра П 1 к .укчткго к т л " ч 11 ЧГ ПЮ -ЧЕ(чкЬкЧЕЕЗ лО(ОПЛонтГЬЕ 1 л 1 ккчк .1 К ОПЕРЯБИО(НГ Й части 1- ЪК ВЫХОдяьг 42 устр(ствя ОГОЕдНЕПЬРЫЛО "ЗЛВ Г (Вкся гл 5 Кото" -гг нСЛ" ч(кЕ=- К очп,"Япчй,рчт 01"; ЧЯЧ":т "," ;ГК Г Е.;.Пщо(.МаГ(н ц.= Оптр:ПИОН(;. гг Г;. 1,Рйк .,; -Т;,ПИВ 1 ВгХОДЯ 3) нг Гр 1 й -",. П:,;рг. гПрокка.ур БЬдлЕЛНЯ ; гЕ 1"З ВЫХ(,к к 1 ГРОЙСТВЯ ВЫДЕЛЕНЯЯ БгнфГЧЧОЛ(Ятт 1 ОГТ 1 ЯЕ.ГТу (р (ПЕ:ч 1 1,1 ту ктя; -тк ; 1-ччкчт СТРР",СТЫ," 1 абОТЯЕГ СЛЕ; Г.(.".яО".лЗОЛ.ТЫВЯНИИ 2 Загдаа-. рЕтС ч;ТЬВЯ(:. Мц(ВОтГкр р кч" -г - ЧтоВ 11 чт .н(;нга - Е .ОЯдрб",.1 В рвк. 1. ГПЕ кД,. ч;Гл МЛКролОЛ(алД 3 1 ЗО 1 Еоатйт,"ВНО,; .1 я 1(ц 1. кНОВО гЕ .З КОлккмкк 1 Я.Гор 7 ЧоЯ В рЕ 1 ПТстккткчо"г я 1ПО СГГчс.йтт. Оч.,т ПОЛЯ ;.1 ГЧ кчокР;Я л С - , Гч ,ЬЫ Гке,1:ктфОЯТора ТИПЯ фо ОМЯТЯ 1 к и ткг "Ч "кант;ВторЯ Як-к Ог" Сгл 3 Г: к.ЧЕ;,;кОЕ ЯДЩ,Ск 5 3.СТЯГквП(ВЯ(Т р На-,уч - ;, .,;Ы",;Гч;., 10 лЛ(кро.,ПООГЯЛМЬ ГОЯЧСЫЙПОВКИ ЭЯО 10 01 Ьор к ЯМПЫРОХГМ НДЬтВ дальнейшем работа устройства описывается на примерах расшифровки и выполнения двух типов "сильнокодировавных микро команд, Сильнокодированные микро- команды имеют следующую разбивку на поля;Микрокоманда дТ У ПР ИСТ КОП АД. КОНСТ.Микрокоманда ПТ У ПР ИСТ КОП НАЧ КОЛ СМ АД. ПЕРгде Т - тип формата микрокоманды;У - поле вырабатываемого либо оправваемого условия;ПР - поле задания кода регистра приемИСТ - поле задания кода регистра источКОП - поле задании кода операции;НАЧ - поле задания начального бита выделяемой части;КОЛ - поле задания количества битов в выделяемой части;СМ - поле задания величины сдвига призасылке выделенной части в информационные шивы;АД.КОНСТ - адрес константы;АД.ПЕР - адрес перехода.Микрокоманда 1 применяется в микропрограммах при выполнении действий сприменением констант, После введения данной микрокоманды в регистр микрокоманд14 устройство начинает процесс расшифровки полей микрокоманды следующим образом. йвПо сформированному в регистре адреса31 начальному адресу, сигналом генератора импульсов 12 считываются синхронизирующий импульс 49, разрешающий передачу адреса константы иэ регистра микрокоманды14 в регистр адреса 4, синхрониэирующийимпульс 48, перебрасывающий формирователь 2 в положение "разрешение чтения порегистру 4, и адрес следующего слова подмикропрограммы расшифровки микрокоманды, фбкоторый засылается через модификатор адрес 13 в регистр 31,Затем аналогично производится считываниепоследовательности синхронизирующих импульсов: 60импульса 51 считывания константы изоперативной памяти 1 (подается на дешифратор 32;импульса приема считанной константы воперационную часть ЦВМ с выхода 41 уст- ф 5ройства;импульса с выхода 40 устройства в арифметическое устройство ЩМ 1 ддя управления выполнением операции над константой и содержимым регистра источника в арифметичеэ-ком устройстве машины с помощью потыциалов на выходах дешифраторов 17 и 16(выходы устройства 38, 39);импульса с выхода 40 устройства в операционную часть машины для обеспечениязасылки результата операции, выполненнойв арифметическом устройстве машины, врегистр приемник с помощью потенциаловна выходах дешифратора 17 (выход устройства 38). Также считывается синхронизирующий импульс 45 на вход коммутатора 8для фиксации признака, поступающего со входа устройства 34, в регистр условий 22 итриггере условий 23 с помощью потенциаловна выходах дешифратора условий 18:импульса с выхода 46 на вход коммутатора 9, обеспечивающего передачу содержимого триггера условий 23 в младший ра:-ьряд регистра адреса микрокоманд 3, на входформирователя считывания 2, перебрасывающего в режим считывания из регистра 3,обеспечивая тем самым формирование адресов ветвей в зависимости от опрашиваемогопризнака;импульса с выхода 51 на вход дешифратора 32, обеспечивающего чтение из памяти 1 следующей микрокоманды:импульса с выхода 44 конца расшифроь.ки микрокоманды, поступающего на входкоммутатора 7 и обеспечивающего засылкуследующей микрокоманды в регистр микрокоманд 14,Микрокоманда П выполняет действие варифметическом устройстве и осуществляетветвление по результату анализа несколькихбитов результата,Считываемая последовательность синхрониэирующих импульсов производит расшифровку микрокоманды в следующем порядке:с выхода 40 устройства в операционнуючасть ЦВМ для выборки содержимого регистра-источника и выполнения операпии спомощью дешифраторов 17 и 16;с выхода 40 устройства в операционнуючасть ЦВМ для засылки результата операции врегистр приемник с помощью выходных потенциалов дешифратора 17;разрешение на вход коммутатора 8 дляфиксации признака, поступающего со входа34 устройства, в регистре условий 22 ина вход коммутатора 9 для передачи адресперехода из регистра микрокоманд 14;разрешение на входы узла сдвига 25 икоммутатор 9 для передачи анализируемыхбитов информации, поступающих со входов35 устройства и выделенных узлом выделения битов 24 (с помощью дешифраторов19, 20), в регистр адреса микрокоманд 3со сдвигом на число разрядов, указываемоедешифратором смещения 21;05разрешение на вход коммутатора 7 (конец расшифровки микрокомад, для засылки следующей микрокоманды в реистр мик рокоманд 14,Рассмотренные режимы выполнения микрокоманд обеспечивают функционирование больших систем микропрограммирования при небольших объемах памяти.Так, для памяти объемом 8192 36-раэрядных слова при числе типов форматов, равном 8, можно получить следующие показате)ли:одной "сильнокодированной микрокоман.очистка регистра и т, д.). Например, приведенная микрокоманда Х, использованнаяв ЭВМ Наиривыполняет засылку содержимого регистра источника в сумматор,засыпку адреса константы в регистр адресакоманды 4; чтение константы по адресу врегистре 4; прием прочитанной константыв операционную часть; разрешение выполне-,ния действия; выработку указанной полемусловие микрокоманды признака реэультата, передачу результата операции в регистрприемник, опрос выработанного признака ив зависимости от результата опроса прибавление единицы к содержимому регистра 3,а;.микрокоманда П - передачу содержимого.регистра источника в операционную часть;,выполнение действия в операционной частимашины; выработку.,признака результата;засылку адреса перехода в регистр 3; эасылку адреса константы в регистр 4; чтениеконстанты по адресу в регистре 4; логическое умножение содержимого регистра-иеточника и прочитанной константы для вйцеления анализируемых битов и передачу выде";вьполняются переход и ветвление равнознаФ.ные четырем элементарным действиям При 1веденной. выше микрокомандой 2 выполняюэся 10 элементарных действий.,.Оценку быстродействия предлагаемогоустройства проведем на примере известйогоустройства,В объеме памкги 8192 36-разрядныхслова со временем обрашения 500 нс мож- Е 9110о хранить 8192 "сильнокоцироваплые"микрокоманды, эквивалент;ые 20470 микрокомандам известного устройства, При использовании памяти микроимпульсов 27, предназначенной для расшифровки микрокомандобъемом 256 36 разрядных слов со временем обращения 50 нс что технически вполне достижимо) за время обращения к основной памяти возможно въролнение однойсильнокодированной",микрокоманды, т, е.быстродействие повышено в 2,5 раза.Для повышения быстродействия в известном устройстве предлагается перед выполнением микропрограммы загружать ео вполупроводниковую управляющую памятьмалого объема, Это позволяет получить показатели по быстродействию для каждой микро программы, приближающиеся к быстродействию предлагаемого устройства управления,Однако с учетом времени, необходимого дляперекачкиинформации иэ основной памятив управляющую, общая производительностьмикропрограмного устройства управления визвестном стройстве значительно ниже,Частотасинхрониэирующих сигналов визвестном устройстве определена, исходя изглубины, каскадности в самых сложных схемах процессора,. Как показывает анализсхем, указанный показатель в известномустройстве равен 9, При этом не полностьюспользовано быстродействие применяемойэлементной базы. В предложенном устройстве частота сиихронизирующих сигналов оп-ределяется временем обращения полупроводфникового ЗУ синхронизируюших импульсов,которое по известным данным превышаетбыстродействие логических элементов неболее, чем в два раза,При увеличении времени обращения основного ЗУ возможно,либо. увеличение време ни обращения памяти 27, либо усложнение "сильнокодирова;.ных микрокоманд, что по вышает эффективность (по емкости и быстродействию) предлагаемого устройства,Рассмотренные режимы работы устройства управления позволяют реализовать микропрограммы цифровой вычислительной техники и обеспечиваюткомпактное. хранение больших массивов микропрограмм: в памяти объемом 8192 36-разря;ных слова хранится микропрограммная информация, эквивалентная 20470 микро- командам известного устройства, т, е. плоъ ность хранения микропрограмм в 2,5 раза увеличена;высокое быстродействие устройства (по сравнению с известным устройством в 3-5 раэ увеличено быстродействие);короткую разрядную сетку сильокодированных" микрокоманд, которая позволяетиспозовать общее поле памяти для хранения программной и микропрограммной информации (одинаковая разрядная сетка накопителя блока памяти и ЗУ синхронизирующих импульсов позволяет хранить копию содержимого памяти 27 в накопителе основной памяти, необходимую для загрузки этой памяти 27 при Включении машины);реализацию принципа рассредоточенности микропрограммного управления благодаря при-менению памяти 27 с различным содержанием в различных модулях машины ( т, е. при од ной и той же схеме расшифровки форматов микрокоманд каждый модуль машины имеет свои форматы микрокоманд, отличные от форматов микрокоманд остальных модулей);охват аппаратным контролем всех фаз выполнения микрокоманды благодаря реализации синхронизирующих функций в устройстве с помощью памяти 27, обладающей регуляр-, постыл, тогда как в других машинах синхронизирующие функции Выполняются схемами, имеющими большую нерегулярность (генераторы сдвинутых синхронизирующих импульсов со своими схемами коммутапии); проблемную ориентацию ЦВМ на различные применения благодаря прнмененшо памяти 27 с возможностью электрической перезаписи информации., обладающей способностьюЗО легкой и быстрой смены информациит, е.замены форматов микрокоманд в зависимости от той или иой проблемной ориентапии;простоту автоматизации микропрограммирования, обусловленную структурой сильно 35 кодированньи" микрокоманд, близкой к структуре обычных машинных команд, и позволяю щей использовать те же методы автоматизации, которые применяются в программирова-. нии.4 О Формула изобретения Устройство для управления цифровой вычислительной машиной, содержащее оперативную память, регистр микрокоманд, первый, второй, третий, четвертый, пятый и шестой выходы которого соединены соответственно со входами дешифратора смещения, дешифратора количества, дешифратора нача 66 ла, дешифратора условий, дешифратора источника (приемника), дешифратора кода операции, первый и второй коммутаторы, выходы которых соединены со входами соответствен 65 но регистра адреса микрокоманд и регистра адреса команд, выходы которых соединены с информационными входами соответственно третьего и четвертого коммутаторов,пятый коммутатор, вход которого соединен с выходом оперативной памяти, а выходсо входом регистра микрокоманд, регистр условий, вход которого соединен с выходом шестого коммутатора, первый и второй щм формационные входы которого соединены с первым и вторым входами устройства, форми рователь считывания, выход которого соединен с управляющим входом третьего коммутатора непосредственно, а с управляющим входом четвертого коммутатора через ывертор, триггер условия, вход которого соединен с выходом седьмого коммутатора, первый вход которого соединен с выходом регистра условий и первым выходом устройства, модификатор адреса, генератор им пульсов и дешифратор типа формата, причем выходы дешифратора кода операции и дешифратора источника (приемника) соединены со вторым и третьим выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения количества оборудования и повы шения быстродействия, устройство содержит память синхроимпульсов, узел выделения битов и узел сдвига; причем первая группа выходов памяти синхроимпульсов соединена с тактовыми входами коммутаторов, модификатора адреса, формирователя считывании регистра адреса микрокоманды и оперативной памяти; вторая группа выходов памяти синхроимпульсов соединена с группой выходов устройства; седьмой выход регистра микроькоманд соединен с первым управляющим нхо дом первого и управляющим входом второго коммутаторов, информационные входы которых соединены соответственно с четвертым выходом и третьим входом устройства, четвертый вход которого соединен с информационныа входом узла выделения битов, первый и второй управляющие ходы которого соединены с выходами соответственно дешифратора начала и дешифратора количества; выход де"- шифратора условий соединен с управляющими входами шестого и седьмого коммутаторов," выход триггера условия соединен с перина: Входом модификатора адреса и Вторым 7 праВ- ляюшим входом первого коммутатора, информа;" ционный вход которого соединен с выходом узла сдвига, входы которого соеджсны с выходами узла выделения битов и дешифра= тора смещения; Восьмой вь 1 ход регистра микрокоманд соединен через дешифратор типа формата со вторым входом модификатора адресатретий вход которого соединен с упраьляющим выходом памяти синхроимпульсов входы которой соединены с выходами мод 1.: фикатора адреса и генератора импульсов, а пятый выход устройства соединен с Выходом оперативной памятиСоставитель ф ШагиахметовРедактор Л, Утехина Техред М. Ликович Корректор А. ГриценкоЗаказ 4382/204 Тираж 864 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж 35, Раушская набд. 4/5филиал ППП Патентф, г. Ужгород, ул, Проектная, 4