Устройство мажоритарного декодирования

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН4 Н 03 М 13/О ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСЛНИК ИЗ 0 В ЕтК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ) УСТР ОВАНИЯ 0(5 обретение отно ой технике и м тся к вычисет быть ислител(088.8)ое свидетельство СССН 04 Ь 1/10, 1976.свидетельство СССРН 04 Ь 1/10, 1975.ТВО МАЖОРИТАРНОГО ДЕ ЯО 1249708 пользовано при построении устройствдля передачи и обработки информации.Изобретение позволяет повысить функциональную надежность устройства засчет упрощения схемы коммутации поверочных кодов. Устройство мажоритарного декодирования содержит кольцевой регистр, блок коррекции, блокэлементов памяти, блок мажоритарныхэлементов, блок сумматоров, блок управления, состоящий из одновибраторов, элементов И, триггеров, вход1249708 1 О 5 1ЬИзобретение относится к вычислительной технике и может, быть использовано при построении устройств для передачи и обработки информации.Цель изобретения - повышение функциональной надежности устройства за счет упрощения схемы коммутации поверочных символов,На фиг. 1 представлена структур ная схема устройства для мажоритарного декодирования; на фиг. 2 - схе.ма блока управления; на фиг. 3 - временные соотношения входных сигналов и импульсов управления. Устройство мажоритарного декодирования содержит кольцевой регистр 1,блок 2 коррекции, блок 3 элементов 4памяти, блок 5 мажоритарных элемен- Отов 6, блок 7 сумматоров 8, блок 9управления, который содержит одновибраторы 10-12, элементы И 13-15,триггеры 16-18. Вход запуска, тактовый и информационный входы блока 9 25управления соединены с входами 19и 20 запуска и синхронизации соответственно и информационным входом 21устройства,Устройство работает следующйм образом.Декодирование осуществляется по принципу голосования (мажоритарное декодирование) с использованием системы разделенных проверок.Устройство декодирует циклические коды, образующиеся путем умножения по модулю два двоичного кода длиной и (информационная часть) на циклическую последовательность, постоянную для данного кода, которая содержит все возможные ь-членные комбинации.Рассмотрим работу устройства мажоритарного декодирования на примерах декодирования кода 31.6.7, который позволяет исправить семь ошибок и обнаружить восемь ошибок. Для данного кода имеют следующие правила кодирования:аь=а 1+ а 1зфа - а + а, 1ЗО 5 а 751 26 ВвфВ соответствие с правилами кодирования имеют следующую систему поверочных соотношений для символа:404550 Аналогичная система может быть составлена относительно любого из символов. Эти системы уравнений определяют связи входов сумматоров с выходами элементов 4 памяти. Процесс декодирования начинается с гриходом импульса на вход 19 запуска устройства (фиг. За), который соответствует началу кодовой посылки. Этот импульс поступает на установочные входы блока 5 мажоритарных элементов 6 и устанавливает их в нулевое состояние, а также на вход запуска блока 9 управления и устанавливает триггеры 16 и 18 в единичное состояние. Потенциал с выхода триггера 16 (фиг. Зб), поступая на вход сброса кольцевого регистра 1, устанавливает его в нулевое состояние и запрещает прохождение импульсов входного кода и импульсов разрешения выборки через .элементы И 13 и 14. Импульсы тактовой частоты поступают на вход одновибратора 12, который, формирует=а, +а; а=а +а,.1по заднему фронту импульс записи необходимой длительности, Импульс с выхода одновибратора 12 (фиг, Зв), поступая на входы разрешения записи, производит запись во все элементы 4 памяти нулевого значения информации, поступающей на их входы (фиг, Зд) с выхода элемента И 14, Запись про- изводится по нулевому адресу, формируемому на выходах кольцевого регистра 1, Одновибраторы 1 О и 11 по переднему фронту импульса тактовой частоты (фиг. Зж) вырабатывают импульс выборки блока 3 элементов 4 памяти и блока 2 коррекции, который в данном случае не проходит через закрытый элемент И 13. Задним фронтом импульса с одновибратора 12 триггер 16 устанавливается в исход- ное состояние и снимает потенциал запрета с элементов И 13 и 14, а триггер 17 устанавливается в единичное состояние. Потенциал с триггера 17 (фиг, Зг), поступая на уста3 , 1249708новочный вход кольцевого регистра 1,переводит его в состояние 16000, чтосоответствует обработке символа а,Задним фронтом. импульса с одновибра- Такттора 11 триггер 17 устанавливается висходное состояние, а кольцевой регистр 1 переходит в режим последовательного сдвига. Элементы И 13 и 14открьты разрешающим потенциалом стриггеров 16 и 18. 10 2Входной код с информационного входа 21 устройства (фиг. Зе) поступаетна первые входы блока 7 сумматоров 8.По переднему фронту импульсов тактовой частоты по.адресу, поступакицему 15с кольцевого регистра 1, производится выборка содержимого элементов 4памяти и считанная информация поступает на вторые входы блока 7 сумматоров 8. 20 17После проведения операции "Чтение"по заднему фронту импульса тактовойчастоты производится операция записии значение разряда входного кода записывается в блок 3 элементов 4 памяти В следующем такте цикл повто 20ряется, причем в каждом такте по переднему фронту импульса тактовой частоты производится. сдвиг на один разряд влево содержания кольцевого регистра 1, состояние на выходах ко торого изменяется согласно табл, 1.1 Таблица 4 Продолжение табл.71 1 1 О 1 0 1 0 10 1 0 0 0 1 0 О .0 О 1 О .10 1 0 0 1 0 24 4 25 0 26 1 Такт 35 1 1 0 0 1 1 1 1 0 1 1 О 0 0 40 27 1 0 0 0 0 2 0 3 0 4 0 5 0 28 1 0 29 0 30 1 0 1 1 0 1О 0 1 0 1 0 31 0 0 1 О 1 0 0 1 0 0; . 1 1 0 1 1 7 0 80 9 1 10 0 Значения выходных разрядов кольцевого регистраа, а а аа 0 0 1 0 0 1 0 0 0 0 О. 1 1 О 0 1 0 1 1 0 Значения выходных разрядов кольцевого регистра1а,ааа(а,50 Выходные значения разрядов коль-.цевого регистра 1 (см. табл. 1) содержат признаки наличия информационных символов, которые на данный мо- .мент присутствуют в разряде последо вательного кода, при этом адресными .сигналами для блока 3 а . информаци 1,онного символа являются выходные раз ряды кольцевого регистра 1, кромебПродолжение табл. 2 Такт 0 0 0 1 О 0 00 1 0 0 0 1 0 10 0 0 0 0 0 ,1 0 0 1 0 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 00 1 0 0 0 1 0 0 1 1 1 1 1 20 1 1 1 1 1 1 10 1 1 0 1 1 1 1 1 1 1О. 0 1 1 0 23 1 24 1 Т аблица 2 25 1 Такт 1 1 1 1 0 2 0 30 4 0 5 0 6 1 7 0 0 0 1 00 10 0 0 0 0 028 10 029 10 0 5030 1 0 1 1 0 11 1 1 0 31 1 1 1" 0; 1 О 0 1 0 еевееее55 Некоторые особенности имеет случай декодирования последовательностиь + к символов, представляющих информационные символы, которые не име 0 1 1 0 5 249708 разряда, содержащего признак наличия в слагаемом символа а например в рассматриваемом случае для символа а - адресные разряды а , а , а, аТаким образом обеспечивается под-5 ключение к входам блока 7 сумматоров обоих слагаемых - на вторые входы блока 7 поступает второе слагаемое 8 с входа устройства, на первые входы блока 7 первое слагаемое с элемен- ,о 9 тов 4 памяти, которое поступило раньше и быпо записано в блок 3.В момент наличия на входах бло,ка 7 сумматоров 8 обоих слагаемых с блока,2 коррекции на управляющие входы.блока 7 сумматоров поступают импульсы сброса, распределение которых определяется наличием во входном 13 сигнале символа, входящего в уравнение поверки информационного символа, соответствующего конкретному сумматору 8 блока 7. Распределение импульсов опроса для рассматриваемого случая представлено,в табл. 2.16 Для реапизации такой функции блок 2 коррекции может быть построен на логических элементах или ПЗУ и результат сложения с выхода блока 7 сумматора постУпает на вход блока 5 мажоритарных элементов 6, который после прихода последнего импульса вход,ного кода принимает решения методом голосования по большинству о значении информационного символа, Информация с выхода блока 5 мажоритарных элементов 6 поступает на выход устройства. Значения выходных разрядов 40 блока коррекции1 2 3 4 5 2645 27 Значения выходных разрядов блока коррекции 1. 2 3 4 57 .149 ют второго слагаемого, Блок 2 коррекцией формирует для них,импульс опроса блока 7 сумматоров 8 по их .поступлению на"второй вход блока 7 сумматоров, а с элемента 4 памяти в этом 5 случае по нулевому адресу поступает .нулевое значение информации, Запись нулевой информации производится в предыдущем такте по приходу импуль са начала преобразования .1 аПосле 6 бработки всех разрядов кода срабатывает элемент И 15 блока 9 управления, Задним фронтом. импульса с элемента И 15 триггер 18 устанавливается в исходное состояние и закрывает элементы И 13 и 14. Запись в .элементы 4 производится только ну.левой информации, опрос блока 7 сумматоров 8 не производится, Цикл обработкикода,закончен.201Формула изобретения, 1. Устройство мажоритарного декодирования, содержащее блок управ ления, блок сумматоров и блок мажоритарных элементов, выходы которогоявляются выходами устройства, а входы соединены с соответствующими , выходами блока сумматоров, тактовый .вход блока управления подключен к,входу синхронизации устройства, о.тл й.ч а ю щ е е с я тем,.что, с целью повьппения функциональной надеж, ности, в него введены блок коррекции, блок элементов памяти и кольце 35 .вой регистр, тактовый вход которого подключен к входу синхронизации уст ройства, а информационные выходы со, единены с соответствующими адресными О входами блока элементов памяти, блока управления и блока коррекции, выходы блока коррекции подключены к соответствующим управляющим входам блокасумматоров, первые входы которого .,объединены с информационным входом блока управления и подключены к ин формационному входу устройства, вторые входы блока сумматоров подключе-, нык соответствующим выходам блока 708 8элементов памяти, вход разрешения выборки которого объединен с входом разрешения выборки блока коррекции и, подключен к первому выходу блока. уп-. равления, второй выход которого соединен с входом разрешения записи блокаэлементов памяти, третий и четвертый выходы блока управления соединены соответственно с входом сброса и установочным входом кольцевого регистра, информационные входы блока ,элементов памяти подключены к информационному выходу блока управления, вход запуска которого объединен с входами установки блока мажоритарных элементов и является входом запуска устройства2. Устройство по и, 1, о т л и - ч а ю щ е е с я тем, что, блок управления содержит три триггера, три элемента И и три одновибратора, тактовый вход блока управления соединен с входами первого и второго одновиб . раторов, выход первого одновибратора через третий одновибратор соединен с Й в .входом первого триггера и первым входом первого элемента И, выход которого является первым выходом блока управления, выход второго одновибра-. тора соединен с 8 -входом второго триггера и является вторым выходом блока управления, Ъ -входы второго и третьего триггеров объединены и являются входом запуска блока управления, информационным входом и выходом которого являются соответственно первый вход и выход второго элемента И адресные входы блока управления соединены с соответствующими вхОдами третьего элемента И, выход которого соединен с К -входом третьего триггера, выходкоторого соединен с вторыми входами первого и второго элементов И, выход второго триггера соединен с 5 -входом первого триггера и третьими входами первого и второго элементов И и является третьим выходом блока управления, четвертым выходом которого является выход первого триггера.12497081Составитель Г. Козуляедактор Н. Бобкова ТехредВ. Кадар КорректорА Зимокосо акаэ 4339/59 Ти ВНИИПИ Государст по делам изоб 13035, Москва, Жаж 816 енного комите егений и открРаушская на ПодписноеСССРий