Устройство цикловой синхронизации

)5 Н 04 Ь 7/О ЬСТВУ осуще стал(16 бит)гом обнаго этапа 088,8)инхрониэация вскретных сообщес. 700,нач вышаю счетчикаосуществл ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР САНИЕ ИЗОБ К АВТОРСКОМУ С(56) Мартыйов Е.М. Ссистемах передачи диний, М.: Связь, 1972рис. 11,11.Авторское свидетельство СССР У 866773, кл, Н 04 Ь 7/04, 979, (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦЮ (57) Изобретение относится к электро связи, Цель изобретения - повышение помехоустойчивости при одновременном упрощении устр"ва, Устр-во цикловой синхронизации содержит регистр 1 сдв га, решающий блок (РБ) 2, эл-ты И 3, 4 н 5, счетчик 6 ошибок, эл-т ИЛИ 7, дешифратор 8 и счетчик 9 тактовых импульсов. Работа устр-ва состоит иэ двух этапов поиск синхрокода и захват сннхрокода, На этапе поиска РБ 2 ет поиск основнои части инхрокода с заданным порожения (ПО), Завершением этовляется занесение в счетчик двоичного кода ошибки, не й заданного ПО, и обнулениеНа этапе захвата РБ 2 ет анализ каждого бита синхрокода, следующего после начальных 16 бит, в соответствии с состоянием счетчика 9. Завершением этогоэтапа является обнаружение синхрокода, если после отсчета счетчиком 915 импульсов код ошибки в счетчике 6не превышает ПО, или принудительноеобнуление счетчика 9, Оно происходитлибо от дешифратора 8, если значениекода ошибок в счетчике 6 превысилозначение ПО, либо от эл-та И 5, еслина этапе захвата вновь обнаружена основная часть синхрокода, Цель достигается за счет использования ПО наэтапе поиска синхроннэма, 1 ил,Изобретение относится к электросвязи и может быть использовано для помехоустойчивого выделения сигналов цикловой синхронизации в системах пере 5дачи дискретной информации.Цель изобретения - повышение помехоустойчивости при одновременномупрощении устройства,Устройство содержит регистр 1 сдви-Ога, решающий блок 2, элементы И 3-5,счетчик 6 ошибок, элемент ИИ 7, дешифратор 8 и счетчик 9 тактовых импульсов.Устройство работает следующим образом,Двоичные информационйые посылки,получаемые иэ канала связи, поступаютна вход регистра 1 сдвига, Параллельйые выходы всех разрядов регистра 1соединены с входами решающего блока2. Циклический синхрокод, которыйдолжно обнаруживать устройство, содержит п бит, из которых ш начальныхбит составляют его основную часть. 25Решаюпгий блок 2 производит анализ каждой ш-разрядной комбинации, возникающей на выходах регистра 1,Решающий блок 2 представляет собойпостоянное запоминающее устройство,которое выполняет функцию сравнеиякода, поступающего на его адресныевходы с эталонным кодом синхропоследовательности эа счет соответствующего программирования, При этом задает 35ся порог обнаружения синхрокода, т,е.допустимое число бит принимаемогосинхрокода, которое может не совпадать с эталоном,Если ошибка в анализируемой синхрогруппе не превышает порога обнаружения, на третьем выходе решающего блока 2 появляется сигнал параллельноговвода, который через элемент И 5 производит эапись в счетчик 6 К-разряд 45ного кода ошибки, который формируется на выходах с 4-го по (ХЗ)-й решающего блока 2, Код ошибки представляет собой двойное значение числа битанализируемой синхрогруппы, несовпадающее с эталоном, Элемент И 5 тактируется импульсной последовательностью,задержанной по отношению к тактамсдвига регистраОдновременно с записью кода ошибкив счетчик 6 через элемент ИЛИ 7 происходит фазирование счетчика 9 путем установки его в нулевое состояние, Следующий тактовый импульс сдвигает на один шаг анализируемую последовательность и устанавливает счетчик9 в состояние "1". Решалпий блок 2анализирует поступивший в регистр 1(ш+1)-й разряд синхрокода и состояниевыходов счетчика 9, При наличии ошибки в (и;+1)-м разряде синхрокода навтором выходе решающего блока 2 появляется сигнал очередной ошибки кода, который тактируется на элементе И 4 импульсом сдвига и поступает на счетныйвход счетчика 6 ошибок. Когда кодошибки в счетчике 6 превышает допустимое значение, дешифратор 8 вырабатывает сигнал фаэировки счетчика 9, который через элемент ИЛИ 7 поступаетна К-вход счетчика 9 и устанавливаетего в нулевое состояние. В этом случае повторяется описанный цикл поискасинхрокода, Если в течение и-ш тактовсдвига после первой фазировки счетчика 9 значение ошибки синхрокода, формируемое счетчиком 6, не превышаетдопустимого значения, то на первом выходе решающего блока 2 формируется сигнал обнаружения синхрокода, которыйпоступает на элемент И 3, На второйвход элемента И 3 с дешифратора 8 поступает сигнал отсутствия ошибки синхрокода, На выходе элемента И 3 формируется сигнал конца синхрокода.Для примера рассмотрим циклическийсинхрокод 11111000110111010000000101100, в котором каждыйпоследующий бит, начиная с 6, обра-,зован по закону а.=а. Оагде-ззнак Ю означает сложение по вод 2,а первые пять бит задаются при кодиров анни,Длина синхрокода и составляет 31бит, Минимальная основная часть этогосинхрокода имеет длину 14 бит, Приэтом каждое последующее кодовое слово, образованное при сдвиге на одинтакт, отличается от предыдущего навеличину й)2 а+1,11111000110111 - первое кодовоесло во,1111000110110 - второе кодовоеслово (с=5)110001011101 - третье кодовоеслово (с=6) и т,д,В этом случае оставшаяся часть синхрокода составляет 7 бит,Выбирают длину основной части синхрокода ш=16, В этом случае оставшаяся часть синхрокода составляет и-ш=15 бит, Для пересчета 15 символов5 1566500 6 необходим четырехразрядный счетчик.Анализ рассматриваемого сицхрокодаможет осуществляться ца двух ПЗУ типа 556 РТ 6. Формула изобретенияАпгоритм работы устройства состо 5ит из двух фаз: фазы поиска синхрокода; фазы захвата сицхрокода,На этапе поиска решающий блок 2осуществляет поиск основной частисинхрокода (16 бит) с здданным порогом обнаружения, Завершением фазы рога обцаружеггия на этапе поиска синхронизма,поиска является занесение в счетчик6 значения двоичного кода ошибки,не превышающей заданного порога, иобнуление счетчика 9 тактовых импульсов,На этапе захвата решающий блок 2 осуществляет анализ каждого би 20 вым входам соответственно третьегои второго элементов И, вторые входыкоторых являются соответственно перСоставитель В, "ьгкуцкийТехред И.Дидык Корректор О.Кравцова Редактор О, Головач Заказ 1229 одиспив Тираж 523 ВНИИПИ Государственного комитета по изобретениям и открытггям ири ГКНТ СССР 113035, Москва, Ж, Раушская цаб., д. /5Производственно-издательский комбинат "Патецт", г.Ужгород, ул. агарина, 101 та синхрокода, следующего после начальных 16 в соответствии с состоянием счетчика 9 тактовых импульсов, Завершением фазы захвата является обнаружение синхрокода, если после отсчета счетчиком 9 пятнадцати им пульсов код ошибки в счетчике 6 не превышает порога обнаружения, или принудительное обнуление счетчика тактовых импульсов 9, либо от дешифратора 8, если значение кода ошибок в счетчике 6 превысило значение порога обнаружения, либо от элемента И 5, если же на этапе захвата вновь обнаружена основная часть синхрок ода. Последнее означает, что ранее обцаружец 35 ная основная часть синхрокода была обнаружена ложно. При правильном обнаружении начальной части синхрокода занесение кода в счетчик ошибок не произв водится, 0Таким образом, предложенное устройство обеспечивает повышение помехоустойчивости за счет использования поУстройство цикловой синхронизации, содержащее счетчик ошибок и три элемента И, причем выход первого элемента И является выходом устройства, выход второго элемента И соединен с входом элемент а ИЛИ, выход которо го подключен к установочному входу счетчика тактовых импульсов, а первый вход первого элемента И соединен с выходом дешифратора, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при одновременном упрощегыи устройства, в него введены регистр сдвига и решающий блок, первая группа входов которого соединена с выходами регистра сдвига, вторая группа входов подключена к выходам счетчика тактовых импульсов, первый выход решающего блока соединен с вторым входом первого элемента И, второй и третий выходы подключены к первым и торым тактовыми входами устройства третьего и второго элементов И,а выходы подключены соответственно ксчетному входу и входу Исходное состоягп;е счетчика ошггбок,вхо ы которого соединены с выходами "Код ошибки" решающего блока, а выходы счетчика ошибокподключены к входам дешифратора, выход которого соединен с инверснымвходом элемента г 1;И, счетные входырегистра сдвига и счетчика тактовыхимпульсов соеллгцеггы с вторым входомтретьего элемента И.Ц,