Устройство для мажоритарного декодирования

(51) 4 Н 03 М 13/00 Й КОМИТЕТ СССР РЕТЕНИЙ И ОТКРЫТИИГОСУДАРСТВ ПОДЕЛАМ И ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Бюл. 1(1 иниЛ 1,325(0 свидет Н 03 М идетел Н 03 М Н.Ким88.8)льство СССР13/00, 1983.ство СССР13/00, 1985.(56) АвторскоеУ 1141577, кл.Авторское сУ 1249708, кл,(54) УСТРОЙСТВО ДЛЯ МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ (57) Изобретение относится к вычислительной технике. Его использование в системах передачи и обработки информации позволяет упростить схему устройства. Устройство для мажоритар" ного декодирования содержит блок 1 управления, элементы 2 памяти и мажоритарные элементы 4. Введение решаюп,его блока 3 обеспечивает автоматическое управление выбором такта, декодирование для каждого символа входного циклического кода, благодаря чему схема устройства упро(цается. 1 з.п. ф-лы, 3 ил. 2 табл,1436276 а,=а, +а ат а + а 4 азо аы + аль ар аы + ав 1Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки информации,5Цель изобретения - упрощение устройства.На фиг. 1 приведена блок-схемаустройства для мажоритарного декодирования; на фиг. 2 - функциональная 10схема блока управления; на фиг. 3 -временные диаграммы работы устройства.Устройство для мажоритарного декодирования содержит блок 1 управления, элементы 2 памяти, решающий блок3 и мажоритарные элементы 4, а такжеинформационный и тактовый входы 5 и 6,вход 7 "Пуск" и выходы 8.Блок 1 управления (Фиг. 2) выполнен на триггере 9, первом - четвертом элементах И 10-13, элементе 14, задержки, счетчике 15 и дешифраторе16. На фиг. 1 и 2 обозначены адресныевыходы 17, первый - третий управляющие выходы 18-20,Решающий блок 3 может быть выполнен на программируемом постоянно-запоминающем устройстве. 30На фиг. 3 обозначено: а - тактовые импульсы на входе 6; б-г - импульсы на первом-третьем выходах,элемента 14 задержки в блоке 1;,д - сигнал "Пуск" на входе 7 е35сигналы на выходах счетчика 15 вблоке 1; з - сигнал на выходе триггера 9 в блоке 1; з - сигнал навыходе элемента И 13 в блоке 1; и, кимпульсы на выходах 18 и 19 блока 1. 40Устройство для мажоритарного декодирования декодирует. циклическиекоды, образующиеся путем умноженияпо модулю два двоичного кода длинойи (информационная часть) на циклическую последовательность, постояннуюдля данного кода, которая содерзитвсе возможные и-членные комбинации.В результате умножения образуетсязамкнутая последовательность символов, построенная так, что число элементов в ней равно числу неповторимыхи-членных комбинаций, которые образованы отрезками данной последовательности,55В данных кодах слева направо располагаются информационные символы,за ними - контрольные символы, длинакода (и + 1), где и - число информационных символов кода,- число контрольных символов кода.Декодирование осуществляется известным способом по принципу голосования,(мажоритарное декодирование) с использованием системы разделенных проверок,В устройстве для мажоритарного декодирования на примере декодирования кода (31, 5, 7), который позволяет исправить семь ошибок и обнаружить восемь ошибок, используют следующие правила кодирования: В соответствии с правилами кодирования имеют систему проверочныхсимволов для символа а, (графа а,табл, 1) и системы проверочных символов для символов аа, полу"ченных путем циклического сдвигапроверок символа а, (графы а ,а,табл. 1),Устройство работает по следующемуалгоритму.Входной код с входа 5 поступаетна информационный вход решающегоблока 3, а также на информационныевходы элементов 2 памяти.С приходом на вход 7 импульсаначала преобразования (фиг. 3 д) попередним фронтам входной тактовойчастоты (Фиг. 3 а) блок 1 управленияформирует на выходах 18 и 17 призна.ки операции "Чтение" для обращенияв элементы 2 памяти и адресаа;а для подачи в решающий блок3 признаков наличия во входном кодепроверочных символов в соответствиис табл. 2.В продолжение первых и тактов,когда во входном коде поступают информационные символы, в решающемблоке 3 происходит опрос входногокода импульсом с первого выхода элемента 14 задержки блока 1 управленияв распределение результатов опросапо входам мажоритарных элементов 4.Импульсом с второго выхода элемента 14 эадерзки блока 1 управленияосуществляется запись в каждом такте510 15 20 25 35 40 45 50 3 14входных символов в элементы 2 памятипо соответствующим адресам.В продолжение следующих 1 тактов,когда во входном коде поступают проверочные символы, в решающем блоке3 происходит опрос импульсом опросас выходного блока 1 запрограммированного результата сложения по модулюдва символа входного кода с символом,считанным из соответствующего элемента 2 памяти на вторые адресные входырешающего блока 3, с вьдачей результата на входы мажоритарных элементов. Далее импульсам с второго выхода элемента 14 задержки символ входного кода записывается в элементы 2памяти по соответствующим адресам.После прихода последнего импульса входного кода мажоритарные элементы принимают решение методом голосования по большинству о значении информационного символа и выдает егона выходы 8 устройства,Устройство работает следующимобразом,Последовательный код поступает навходы п элементов 2 памяти и символза символом записывается в них. Од новременно последовательный код поступает на информационный вход решающего блока 3.Процесс декодирования начинаетсяс приходом на вход 7 импульса начала преобразования, который соответствует началу кодовой посылки.Импульс начала преобразованияустанавливает в нулевое состояниесчетчики мажоритарных элементов 4 ив единичное состояние - триггер 9блока 1 управления, разрешая прохождение импульсов тактовой частотычерез элемент И 10 на вход счетчика15 блока 1 управления.Дешифратор 16 блока 1 управлениявырабатывает и + Е адресов обращенияк элементам 2 памяти. Эти же адресаподаются и на решающий блок 3, Поэтим адресам первые п тактов в реша- .ющем блоке 3 происходит опрос вход-ных информационных символов импульса.мн с первого выхода элемента 14 задержки блока 1 управления и выдачаих на соответствующие входы мажоритарных элементов 4 и осуществляетсязапись входных символов,в элементы 2памяти по импульсам с второго выходаэлемента 14 задержки блока 1 управления. 362764 В продолжение следующих 1 с тактов решающий блок 3 по адресам из блока 1 управления формирует после опроса опросным импульсом запрограммированную проверочную сумму входного символа со считанным по тем же адресам из соответствующего элемента 2 памяти символом, который является вторым слагаемым для входного символа.После вьдачи необходимых в данном такте проверочных сумм на мажоритарные элементы 4 произвовится запись в элементы 2 памяти входного сигнала по адресам данного такта.По окончании цикла декодирования (и + Е тактов) в мажоритарных элементах 4 методом голосования принимается решение о значении -го символа, и это значение поступает на выходы 8 устройства,В блоке 1 управления на дешифраторе 16 вьделяется признак конца цикла декодирования, который после опроса на элементе И 13 импульсом с третьего выхода элемента 14 задерж" ки производит сброс счетчика 15 и триггера 9 блока 1 управления.Таким образом, в предлагаемом устройстве для мажоритарного декодирования осуществляется автоматическое управление выбором такта декодирования для каждого а;, с помощьюрешающего блока, что позволяет исключить блок коррекции и кольцевойрегистр и упростить блок управления,Формула изобретения 1, Устройство для мажоритарногодекодирования, содержащее и мажоритарных элементов (и - число информа-. ционных символов входного кода), управляющие входы которых объединены с установочным входом блока управления и являются входом "Пуск" устройства, первый и второй управляющиевыходы блока управления подключенысоответственно к первым и вторым управляющим входам элементов памяти,тактовый вход блока управления является тактовым входом устройства,выходы мажоритарных элементов являются соответствующими выходами устройства, о т л и ч а ю щ е е с ятем, что, с целью упрощения устройства, в него введен решающий блок,выходы которого подключены к информационным входам соответствующихТаблица а а,в 4 в + вб а +в аб + а а+ яб ат 1 аа в 4 а 7 а + а,а ф а а + а,вб + а,1 вг + аб а еб ат аа + вФ а + а 1 а + а 1.ае + аэ 5 143627 мазоритарных элементов, третий управляющий выход блока управления соединен с управляющим входом ре" шающего блока, информационный вход которого объедиен с информационнцмивходами элементов памяти и является информационным входом устройства, адресные выходы блока управления. соединены с одноименными первыми 1 О вдресньви входами решающего блока и соответствуизрва адресными входами элементов памяти, выходы которых нодклшчены к соответствующим вторым адресным входам решающего блока. 162. Устройство по и. 1, о ъ л ич а ю щ е е с я тем, что блок уйравления выполнен на счетчике, дешифраторе, элементе эадерзки, элементах И И триггере, уСтановочный вход кото рого является установочным входом блока, выход триггера соединен с первым входом первого элемента И, второй вход которого.объединен с входом в,4 + ае в + аб а + а 1 б аб ф м а 4 + аи а 1 Ф + а 1 б а 1+ а 1 б араб + 1 т 6 6элемента задерзки н является тактовым входом блока, выход первого элемента И подключен к счетному входусчетчика, выходы которого соединеныс входами дешнфратора, первые выходыкоторого являются адресными выходамиблока, второй н третий выходы дешифрвтора подключены к первым входам со"ответственновторого и третьего элементов И, выходы которых являютсясоответственно первым и вторым управ"ляющими выходами блока, четвертыйвыход дешифратора соединен с первымвходом четвертого элемента И, выходкоторогбподключен к входам обнулениятриггера и счетчика, первый выходэлемента задерзки является третьимуправляющим выходом блока, второйвыход элемента эадерзки соединен свторыми входами второго н третьегоэлементов И, третий выход элементазадерзки подключен к второму входучетвертого элемента И. аб + а 1 ф аФФ + а 15 ае + в 1 т 841 + в 1 а ау,ф + аф а + аз а, +а, в., +а 1 ае + а1436276 8 3 Таблица 2 Такт 1 О О 0 О О О 0 0 О О 0 0 О 0 О О О О 0 0 0 0 О 0 О 10 О О О 12 О 0 13 О О 14 15 О 16 17 0 О 0 18 0 0 0 19 20 0 21 0 0 О 0 23 0 О 24 25 О О 26 Значение выхолных адресных разрядов блока улравленияа, ааа а 41436276 1 О Продолжение табл.2 1 1 Такт ач а а а1 1 0 1 а,27 28 0 0 О 29 О . 0 О 0 30 О 0 О 31 Значение выходных адресных раэрядов блока управления1436276 Составитель О. РевинскийРедактор Н, Рогулич Техред М.Дидык Корректор Э. Лончакова ектная, 4 Ужгород, у ическое предприят Проиэводствен ол аэ 6409 Тираж ВНИИПИ Госу по делам 113035, Москва929 арственног иэобретени Ж, Раув Подписнокомитета СССРн открытийская наб д, 4/