Арифметическое устройство с микропрограммным управлением

)5 С 06 Г 7/38 ГОСУДАРСТВЕННЫЙ НОМИТПО ИЗОБРЕТЕНИЯМ И ОТКРОРИ ГКНТ СССР ОБРЕТЕ ОПИСА ТЕЛЬСТВУ АВТОРСКОМ Нафиг. 1 и 2 ная схема предлаг на фиг. 3 - формафиг. 4 - структур ции микропрограмм фиг. 5 - временна ,.зации микропрогра показана структураемого устройства;т микрокоманды; на фр ная схема организаного управления; на я диаграмма органиммного управленияетение относится к выцислитехнике и может быть испольри проектировании арифметицесойств (АУ) вычислительных маИзоб тельной зовано ких устизобретения является сокр орудования с .одновременным ем быстродействия путем со времени такта. Целью щение об повышен ращения Устройство (фиг,1 и 2) содержитарифметико-логический блок 1 (АБ),(21) 4457329/24-24 зации конвейерной выборки следуацегоадреса микрокоманд. Устройство содер-(46) 2 0 и 90 " у 15 ит источник постоянного тока, шину23.04.90. Бюл. Ю 1(53) 681.325(088.8) лер состояний, регистр адреса памяти,а ф два Узла выбоРки операндов АЛУ через56 Самофалов К,Г. Электроника цифропорт А и порт В и блок микропрограмвых вычислительных машин, К.: Вищамного управления, состоящий из регистшкола, 1976,ра команд, дешифратора команд, дешифМик дж., Брик Дж. Проектированиератора прерываний, узла программногомикропроцессорных устройств с разряд 91 и УпРавлениЯ, Узла памЯти микРокоманД,но-модульной организацией. - М.:ир,1984, с, 152-162, рис. 3,23, первого регистра микрокоманд и узлаобработки прерываний,а также связи(эЫ АРИфНЕТИЧЕСКОЕ уСТРОИСТОО С ИИК мекйу указанными элементами устройст- азыРОПРОГРАММНЫМ УПРАВЛЕНИЕМ ва. Новым является введение конвейерного регистра адреса микрокоманд, вто- С(57) И бИзобретение относится к вычислиот осится к вычисли- рого Регистра микрокоманд, дешифратотельной технике и можеттакже входа "Установка", входа тактозовано при проектировании вычислительных машин, Цель изобретения - сокраще- вых инверсных сигналов и связей междуние оборудования с одновременным ловы- введенными и известными блоками устшением быстродействия за счет реали- ройства. 5 ил.1559341 Составитель Н. МаркеловаТехред И.Ходанич Корректор И. Шулла дак ле л Тираж 5 при ГКНТ СССР арстве 11Производственно-издательский комбинат "Патент", г.Ужгор Гагарина,101 Заказ ВНИИП о комитета по изоб Москва, Ж, Ра(ШФИ), служащий для организации обмена информацией по интерфейсной шине, регистр 11 адреса памяти (РАП), предназначенный для хранения адреса запоминающего узла во время операций выборки или записи информации, первый 25 узел 12 выбора операндов (УВО 12), второй узел 13 выбора операндов (УВО 13).БМУ 2 содержит регистр 14 команд(РК), служащий для хранения во время 30 выполнения команды информации о команде, дешифратор 15 векторов прерываний(ДШП), например БИС 555 РТ 7 (2 Кх 8), перекодировщик кодов векторов прерыва 35 ний в начальные адреса соответствующих микропрограмм обработки прерываний, дешифратор 16 команд (ДШК), представляющий собой постоянное запоминающее устройство, дешифрирующее кодопераций в начальный адрес микропрог 40 раммы этой операции, узел 17 микропрограммного управления (УМУ), например БИС 1804 ВУ 4, вырабатывающий следующий адрес микрокоманды (МК) в зависимос ти от сигнала управления "Р" (" флаг" ) КСС 9, регистр 18 адреса микрокоманд (старшие разряды адреса) - РАМК, служащий для хранения адреса микрокоманды во время выборки ее из запоминающего устройства, узел 19 памяти микро 50 команд (УПМК) - четыре восьмиразрядные секции БИС 556 РТ 16 (8 Кх 8), первый регистр 20 микрокоманд (РМК) - конвейерный регистр, служащий для хранения микрокоманды на время ее выполнения (32 разрнда) синхронно с сигналом "Т", второй регистр 21 микрокоманд (РМК) Конвейерный регистр, служащий для хравыполняющий арифметические и логические операции над операндами и блок 2 микропрограммного управления БМУ), управляющий работой АБАБ 1 содержит арифметико-логический узел 3 (АЛУ), состоящий из вычислительных ячеек 4 - 7 (больших интегральных схем, например, БИС 1804 ВС 1), узел 8 ускоренного переноса (УУП), например БИС 1804 ВР 1, служащий для организации ускоренного переноса между секциями БИС АЛУ, контроллер 9 состояний (КСС), например БИС 1804 ВР 2, служащий для связи сдвиговых элемен 5 тов АЛУ 3, и управления сигналами переноса, записью, считывания и модификации признаков состояния, выработки "флага" (сигнала передачи управления) для организации ветвлений по микрокоманде, шинный формирователь 10 нения микрокоманды на время ее выполнения (32 разряда) синхронно с сигналом "Т", узел 22 обработки прерываний(УОП), например БИС 585 ИК 14, служащийдля управления приоритетами уровнейпрерываний, приема сигналов прерываний и формирования их векторов, дешифратор 23 битовых управляющих сигналов(ДШБС), шина 24 данных, шина 25 адреса, источник 26 постоянного тока,вход 27 тактовых прямых сигналов,вход 28 тактовых инверсных сигналов,вход 29 "Установка".У связей на схеме (Фиг, 1 и 2) цифра с буквой, например Зр, 9 р, 12 р,обозначает, что это трехразрядная,девятиразрядная или двенадцатиразрядная группа выходов (или входов),Синхронизация работы АЛУЗ, КСС 9,РАМК 18, РМК 20, УВО 12 и УВО 13 производится синхросигнальными сигналами "Т",поступающими по входу 27 тактовых прямых сигналов, а работы РМК 21 - синхросигналами "Т", поступающими по вхо"ду 28 тактовых инверсных сигналов,для определения четного и нечетногоадресов,От источника 26 осуществляется питание интегральных схем по соответствующим входам в АЛУЗ и КСС 9. Установка устройства осуществляется повходу 29 "Установка" через вход установки начального состояния РМК 20,Слово микрокоманды (фиг. 3) содержится в регистрах РМК 20 и РМК 21 (разряды 0 - 31 и 32 - 63 микрокомандысоответственно).Разряды в регистрах объединяются вполя управления устройств (всего девять полей), Количество полей микро-.команды (О - 63) соответствует разрядности выходов блоков РМК 20 и РМК 21.Поля управления регистра РМК 20(разряды 0 - 31 микрокоманды): первоеполе управления (разряды 23 - 31 МК)управление Функциями АЛУ 3, второе поле управления (разряды 20 - 22 МК)управление загрузкой начальных адресов микропрограмм команд (ДШК 16), векторов микропрограмм обработки преры ваний (ДШП 15), обратных адресов микро- команд (РМК 20), третье поле управления (разряды 12 - 15 МК) - управление приемом данных ШФИ 10 с шины 24 интерфейса, четвертое поле управлениФ (разряды 16 - 19 МК) - управление Функциями формирования адреса микро- команды УМУ 17, 515593Пятое поле управление участвует в формировании микрокоманды трех параллельных форматов: первый формат (раз ряды 0 - 11 МК) "Адрес" - формирова-.5 ние константы адреса УМУ 17; второй Формат (разряды 0 - 8 МК) ффКонстан,та" - Формирование константы как операнда АЛУЗ, третий формат (разряды 0 - 4 МК) "Сдвиг" - формирование Функций сдвигов КСС 9.Использование многоформатности микрокоманды (употребление отдельных разрядов и полей слова микрокоманды для формирования функций управления различных устройств) позволяет сократить необходимую длину слова микрокоманды. Например, в структуре БМУ 2 необходимая длина слова микрокоманды сокращается на 15 разрядов. 20Поля управления регистра РМК 21 первое поле управления - управление операндами портов А и В АЛУ 3 (48 - 59 разряды МК) разделяется на управление УВ 012 (разряды 48 - 53 МК) и управле ние УВ 013 (разряды 54 - 59 МК), разряды 50 - 53 и 5 б - 59 МК первого поля участвуют в выборе номера регистра через порты А и В АЛУ 3, а разряды 48, 49 и 54, 55 МК - в выборе источ ника операндов АЛУ 3; второе поле управления - управление ДШБС 23 - разряды бОМК, служащие для формирования шестнадцати битов признаков управления микрокоманды; третье поле уп- З равления - управление записью признаков состояния и формирования "флага" КСС 9 .(разряды 32 - 44 МК); четвертое поле управления - Формирование признаков интерфейса, служащих сигналами 40 сопровождения информации интерфейса и управления работой ШФИ 10 и РАП 11 (разряды 45 - 47 МК).В структурной схеме организации микропрограммного управления (фиг, 4) 45 показаны взаимосвязи основных потоков информации БМУ 2 и АБУ 1 между блоками УМУ 17 у РАМК 18, УПМК 19, РМК 20, РМК 21) УВ 012 е УВ 0137 АЛУЗф КСС 950С выхода УМУ 17 по двенадцатиразрядной шине адрес микрокоманды поступает на первую группу входов РАМК 18. Код адреса микрокоманды Фиксируется передним Фронтом строба "Т" по синхро 55 входу РАМК 18, Временной строб "Т"- сигнал с периодом 0,5 мкс,скважностью 2Временной сигнал "Т" -инверсный сигнал "Т"41 6С выхода РАМК 18 двенадцать старшихразрядов адреса микрокоманды поступа-ют на вход УПМК 19. Туда же подсоединен сигнал "Т", являющийся в этомслучае нулевым (младшим) разрядом адреса, Поэтому на период прохождениясигнала "Т" дважды выбирается изУПМК 19 информация по 32-разрядной шине по нечетному, а затем по четномуадресам.,Считанная информация иэУПМК 19 записывается в РМК 20, РМК 21в момент переднего фронта сигналовТ" и "Т", поступающих на синхровходырегистров,Сигналы управления работой АЛУЗ свыходов РМК 20 поступают на входы микрокоманд вычислительных ячеек 4 - 7АЛУЗ.Информация с выходов РМК 21 о выборе источников операндов, сдвинутая наполтакта вперед относительно тактаработы АЛУЗ, поступает на информационные входы УВ 012, УВ 013 и синхронизируется стробом "Т". С выбранным узломУВ 012 и УВ 013 соответственно по входам адреса вычислительных ячеек 4 операндом производятся арифметическиеили логические операции в АЛУЗ. Результатом операций является выборкапризнаков состояния с выходов признаков состояний вычислительной ячейки 4АЛУЗ, поступающих соответственно навходы признаков условного переходаКСС 9 для хранения и модификации.Результатом после обработки сигналов состояния на 13-разрядной шине(третья группа выходов РМК 21), поступающих на вход микрокоманд КСС 9, является выборка сигнала нРн на выходеусловия перехода КСС 9, поступающегов УМУ 17 на вход условного перехода.С четвертой группы выходов РМК 20на вход микрокоманд УМУ 17 поступаетчетырехразрядный код функции управления УМУ 17 в РАМК 18. Это и являетсяисходным состоянием для начала работы устройства, Адрес МК формируетсяна входе УПМК 19 последовательно эапериод сигнала "Т" дважды. в нечетный полупериод и четный полупериод,отличающиеся между собой на единицумладшего разряда,Информация, выбранная по нечетному адресу, записывается в РМК 21 по сигналу "Т", а по четному " в РМК 20 по сигналу "Т". Информа.ция, хранящаяся в, регистре РМК 20, управляет работойАЛУЗ, Номер регистра общего назначения (РОН) АЛУЗ вырабатывается УВ 012,УВ 013 синхронно сигналу "Т". Пунктирами (фиг, 4) показано прохождениеинформации одновременно для трех последовательных значений следующего ад"реса микрокоманд (А, А + 1, А + 2),В момент интервала времени Х подуправлением регистров РМК 20, РМК 21 10выполняются арифметические или логические операции в АЛУЗ для МК с адресом А, формируются по ее результатам признаки слова состояния процесса и записываются по концу интервала 15времени в КСС 9; под управлением регистра РАМК 18 и признака "Т" дваждывыбирается (нечетный, затем четныйадрес МК А + 1) информация из УПМК 19и по окончании интервала, времени Х 20записывается соответственно в РМК 21(нечетный адрес) и РМК 20 (четный адрес); пЬд управлением четырехразрядной группы выходов РМК 20 в УМУ 17формируется следующий адрес выборки 25микрокоманды А + 2 и по окончании интервала времени Х записывается вРАМК 18.Динамика формирования следующегоадреса микрокоманды, работа АЛУ и КСС 30поясняются временной диаграммой(фиг. 5), на которой по вертикалиобозначены сверху вниз номера циклограмм, по горизонтали - длительностии виды циклограмм с выделением интервала времени Х.На циклограммах 1 и 2 показаныпоследовательности синхроимпульсовнТн и нТ", синхронизирующих Работуустройства. На циклограммах 1 - 10 40рассмотрена работа последовательностимикрокоманд от А - 1 до А + 5,Предположим, что момент времени Х соответствует выполнению МКА по цикло 45 грамме 5 в АЛУЗ. Тогда в регистре РМК 20 (циклограммы 3 и 4),существует информация, управляющая работой А-й микрокоманды, в регистре РМК 21 в те-. чение первого полупериода - информация для А-й микрокоманды, а в течение второй половины периода - для микро- команды А + 1. В то же время под управлением РАМК 18, содержащем информацию о номере микрокоманды А + 1 (циклограмма 9), выбирается из УПМК 1955 (ци кло г ра мма 7) нечет ный, а за тем четный адрес микрокоманды А + 1, Выбранная информация, соответствующая микрокоманд А + 1, из УПМК 19 по нечетному адресу записывается в РМК 21 (циклограмма 4), а по четному адресу - вРМК 20 (циклограмма 3). Номер РОН АЛУЗ,содержащий операнд, необходимый длявыполнения операции АЛУ, хранится вблоке УВ 012 или УВ 013 синхронно с работой АЛУЗ (циклограма 10).Из временной диаграммы (фиг. 5)и структурной схемы организации управления (фиг, 4) видно, что в схеме реализован конвейер на двухкратные выработки следующего адреса микрокоманды, т.е, когда выполняются действияпод управлением микрокоманды А в АЛУЗ,под управлением РАМК 18 выбирается изУПМК 19 информация А + 1 микрокоманды,а в УМУ 17 вырабатывается адрес А + 2микрокоманды,Совмещение процесса выработки следующего адреса для микрокоманд А,А + 1, А + 2 создает воэможность значительного сокращения времени его выполнения, Двухкратная выборка из УПМКза один такт позволяет в два разасократить количество микросхем УПМК 19,В предлагаемом устройстве временнойтакт (при деухкратной выборке информа,ции из УПМК 19) уменьшается с Т == 300 нс до Т = 250 нс. Работа по выполнению арифметических и логических операций над операндами в АЛУЗ проводится под управлением полей микрокоманды с двенадцатираэрядных выходов РМК 21 и девятираэрядных выходов РМК 20. Под управлением сигналов на РМК 21 производится выбор УВ 012,. УВ 013 источников адресов операндов внутреннего ОЗУ АЛУЗ (первый источник - РК 14 и второй источник РМК 21).С выходов РМК 20 производится управление арифметическими или логическими операциями в АЛУЗ над операндами, Операнды могут быть использованы в зависимости от значений функций управления АЛУЗ, поступающих с выходов пяти- разрядной шины РМК 20, иэ внутреннего ОЗУ АЛУЗ или с шины 24 данных через ШФИ 10 на 0-входы АЛУЗ.По результатам выполнения операций над операндами в АЛУЗ вырабатываются признаки(К=, С=, 7=, И-входы КСС 9) слова состояния АЛУЗ. По сигналам управления группы выходов РМК 21 (тринадцатиразрядная шина) в КСС 9 запоминаются и обрабатываются признаки сло 9 155931ва состояния и в зависимости от ихкомбинаций вырабатывается сигнал "Р"для орга ни за ции процесса вет влениймикропрограммы. Процесс обмена информацией с внешними устройствами производится по интерфейсным шинам адреса 25 и данных 24,При необходимости перехода на обмен информацией с внешними носителями информации по интерфейсу типа узкая шина шины "Адрес" и "Данные"объединяются, С выходов РАВ 11 в шину25 адреса поступают (шестнадцатиразрядный код адреса и признаки для егосопровождения. Результат операций над .операндами с выходов данных ячеек 4,5, 6, 7 АЛУЗ поступает на входы ШФИ10 для запоминания в буферном регистре и трансляции через выходы ШФИ наЭ-входы ячеек 4, 5 6, 7 АЛУЗ а качестве операнда следующей операцииили через входы-выходы ШФИ 10 на шину24 данных для запоминания во внешнихносителях информации. 25Рассмотрим работу АУ начиная с момента включения, т.е, инициализацииначального адреса микропрограмм включения.Сигнал "Установка" по входу 29, 30сигнализирующий об отсутствии вторичных напряжений питания АУ или наличиипереходных процессов при их установлении, поступает на установочный входРМК 20 В последнем под управлением 35сигнала "Установка" четвертым полем(фиг. 2) вырабатывается функция управления УМУ 17 для выработки адреса00, поступающего с выходов по четырехраэрядной шине на вход микрокоманд УМУ 17, который вырабатывает двенадцатиразрядный адрес (ОО) и выставляет его на выходе.РАМК 18 по синхросигналу "Т" записывает указанный 00 (четный) адрес 5и начинается выборка содержимого (нулевой) ячейки УПМК 19 (старшие разряды 32 - 63) с записью информации посинхросигналу "Т" в РМК 21.50Синхроимпульс "Т" подключает млад-.ший разряд адреса на входе УПМК 19 Адрес 0001 (нечетный) вырабатываетиз УПМК 19 содержимое первой ячейки изаписывает по синхросигналу "Т" вРМК 20 (младшие разряды 0 - 31). Такзаканчивается процесс инициализацииначального адреса микропрограммы "Ини"циализация", в процессе выполнения которой загружаются, устанавливаются41 10 значения различных счетчиков и узловАБ 1 и БМУ 2 в исходное состояние.Программа инициализации заканчивается загрузкой в РК 14 первой командыпо сигналу из ДШБС 23, поступившей иззапоминающего устройства. Разряды:команды по шестнадцатиразрядной шинепоступают на дешифрацию в ДШК 16. Данные на второй группе входов ДШК 16 управляют выходами дешифратора, переключая выходы иэ состояния высокогоимпеданса в активный режим. В то жевремя сигналы на выходе ДШП 15 и пятойгруппе выходов РМК 20 (обратный адрес)находятся всостоянии высокого импеданса, т.е. отключены. С выхода ДШК 16по двенадцатираэрядной шине начальныйадрес микропрограммы команды поступает в УМУ 17, транслируется им, эмулируется в зависимости от функции .управления передачи адреса, поступающего с выходов РМК 20, Эмулированный адрес поступает с выхода УМУ 17 на входыРАМК 18 и в случае выборки адреса ини"циалиэации выбирается дважды в течение такта иэ УПМК и записывается в регистры РМК 21 и РМК 20.Предположим, что очередная выбранная из внешнего накопителя по шине24 данных команда - команда сложения.Допустим используется в команде сложения (система команд типа СМ) метод адресации, когда адрес размещает"ся в РОН с номером, указанным в разрядах 0 - 2 команды.Выполняется первая микрокомандамикропрограммы выполнения операциисложения, которая заключается в выдаче содержимого указанного РОН из АЛУЗс информационного выхода на входРАП 11, Фиксируется в нем и выставляется как адрес операнда на магистраль25,Выбранный из внешней памяти операнд (слагаемое) с магистрали поступает в ШФИ 10 и с него на Р-вход АЛУЗ.ЫФИ 10 осуществляет процедуру интерфейсного обмена, т.е. прием информации по сигналам сопровождения и выдачу соответствующих квитируоцих сигналов о приеме информации иэ внешнихисточников. Второй операнд выбирается в зависимости от информации в-разрядах команды аналогично первому операнду.Во время выполнения микрокоманд,осуществляющих выборку и запоминаниевыбранного операнда в ШФИ 10, первыйоперанд пересылается внутрь АЛУЗ в один РОН. Выполняется следующая микро- команда, осуществляющая собственно операцию сложения операндов, запоминание результата в одном из РОН АЛУЗ и выдачу с выходов АЛУЗ на входы признаков условия перехода КСС 9 признаков результатов операции и их запоминание в КСС 9.1 ОПринцип приема и обработки сигналов прерываний УОП 22 следующий,УОП 22 в течение выполнения текущей микропрограммы команды принимает и запоминает сигналы прерываний от ЦВИ, а также осуществляет обработку прерываний согласно присваиваемым им приоритетам. Наивысший из принятых сигналов прерываний преобразуется в трех- разрядный вектор, поступающий, с пер" вой группы выходов УОП 22 на информационные входы ДШП 15. Выборка по адресу вектора разрешается после выполнения микропрограммы команды в момент загрузки начального адреса, следующей 25 из ДШК 16. С трехразрядной группы выходов РИК 20 поступает управление выбора и загрузки адреса и микрокоманды из трех возможных источников: с двенадцатиразрядной группы выходов РИК 20,ЗО выходов ДЫП 19 и ДШК 16. Состояние выходов этих источников в любой момент времени таковы, что активным может быть только один, а остальные должны находиться в состоянии высокого импе данса (отключены), возможно отключе-ние и всех трех источников. Если с второй группы выходов УОП 22 вырабатывается по трехразрядной шине 40 сигнал "Прер", свидетельствующий о наличии требования хоть одного прерывания, происходит определенная коммутация выходов тристабильных источников адреса микрокоманды ДШП 15, ДШК 16, 45 РИК 20, а именно активным становится выход ДШП 15. В результате вместо загрузки начального адреса следующей команды из ДШК 16 происходит загрузка начального адреса микропрограммы обра ботки прерываний сигнала прерывания высшего приоритета из принятых. Концом выполнения микропрограммы обработки прерывания является вновь микрокоманда загрузки начального адреса микрокоманды из ДШК 16, Если прерывания отсутс твуют, то происходит переход на выполнение следующей команды, поступа ющей и 3 РК 1 1,Формула изобретения Арифметическое устройство с микропрограммным управлением, содержащее арифметико-логический блок, содержащий И вычислительных ячеек, узел ускоренного переноса, шинный формирователь, контроллер состояний, регистр адреса памяти, первый и второй узлы выборки операндов, и блок микропрограммного управления, содержащий регистр команд, дешифратор команд, дешифратор прерываний, узел микропрограммного управления, узел памяти микрокоманд, первый регистр микрокоманд и узел обработки прерываний, причем шина данных устройства соединена с входом данных шинного формирователя и информационным входом регистра команд, первая и вторая группы выходов которого соединены с управляющими вы ходами первого и второго узлов выбора операндов соответственно, вторая группа выходов регистра команд соединена с информационными входами дешифратора команд, выходы которого соединены с первыми адресными входами узла микропрограммного управления, вторые адресные входы которого соединены с выходами дешифратора прерываний, информационный вход которого соединен с выходом кода вектора узла обработки прерываний, выходы шинного формирователя соединены с информационными входами всех вычислительных ячеек, выходы данных которых соединены с информационными входами регистра адреса памяти, выходы которого соединены с шиной адреса устройства, выходы признака состояний первой вычислительной ячейки соединены с входами признаков условного перехода контроллера состояний, первые и вторые двунаправленные выходы информации сдвига -х вычислительных ячеек (где =1,2 .М) соединены с первыми и вторыми двунаправленными входами сдвига информации соответственно (+1)-х вычислительных ячеек, первый и второй двунаправленные входы сдвига информации первой вычислительной ячейки соединены с первыми двунаправленными входом и выходом распространения сдвига контроллера состояний, вторые двунаправленные вход и выход распространения сдвига которого соединены с первыми и вторыми двунаправленными выхо дами информации сдвига соответственночИ-и вычислительной ячейки, выходы рас,пространения и Разрешения переноса (+1)-х вычислительных ячеек соединены с входами последовательного переноса -х вычислительных ячеек и входом данных узла ускоренного переноса, выход условия перехода контроллера состояний соединен с входом условного пере 1 О хода узла микропрограммного управления, выход переноса контроллера состояний соединен с входами последовательного переноса И-й вычислительной ячейки и узла ускоренного переноса,5 прямой тактовый вход устройства соединен с синхровходами контроллера состояний, узла микропрограммного управления и первого и второго узлов выбора опврандов, выходы которых соедине 20 ны с первым и вторым входами адреса соответственно всех вычислительных ячеек, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования с одновременным повышением быстродей ствия путем сокращения времени такта, в блок микропрограммного управления введены регистр адреса иикрокоманд, второй регистр микрокоманд и дешифратор битовых управляющих сигналов, Зо выход которого соединен с входом разрешения записи регистра команд, выходы блока микропрограммного управления соединены с информационными входами регистра адреса микрокоманд выходы35 которого соединены с адресными входами узла памяти микрокоманд, выходы которого соединены с информационными входами первого и второго регистров микрокоманд, первая группа выходов первого регистра микрокоманд соединена с входами микрокоманде всех вычисли. тельных ячеек, выходы данных которых соединены с входами адреса шинного формирователя,. вторая группа выходов первого регистра микрокоманд соединена с входом запросов прерываний узла обработки прерываний, выход разреше 14ния прерываний которого соединен с управляющими входами дешифратора прерывайий и дешифратора команд, третья группа выходов первого регистра микрокоманд соединена с входами управления приемом выдачей данных шинного формирователя, четвертая группа выхо" дов первого регистра микрокоманд соединена с входом микрокоманд узла мик; ропрограммного управления, пятая группа выходов первого регистра микрокоманд соединена с третьей группой адресных входов узла микропрограммного управления, шестая группа выходов первого регистра микрокоманд соединена с входом константы шинного формирователя, седьмая группа выходов первого регистра микрокоманд соединена с первой группой входов микрокоманд контроллера состояний, первая и вторая группы выходов второго регистра микрокоманд соединены с входами данных первого и второго узлов выбора операндов соответственно, третья груп. па выходов второго регистра микрокоманд соединена с входами дешифратора битовых управляющих сигналов, четвер" тая группа выходов второго регистра микрокоманд соединена с второй группой входов микрокоманд контроллера состояний, пятая группа выходов второго регистра микрокоманд соединена с входом формирования признаков управления шинного формирователя и управляющими входами регистра адреса памяти, вход установки устройства соединен с входом установки в начальное состояние первого регистра микрокоманд, синхровход которого соединен с синхровходами узла памяти микрокоманд, регистра адреса микрокоманд, всех вычислительных ячеек и входом прямых тактовых импульсов устройства) вход инверсных тактовых импульсов устройства соединен с синхровходом второго регистра микрокоманд.