Устройство для умножения

Союз Советских Социал исти цеских Распубпик(43) Опубликовано 05,1.2,77,Гасудврственный комитет Соввтв Министров СССР во делом взоеретеней и отвРытечУДК 681. 327 (088,8) юл:е Мо 4 45) Дата опубликования описаппя 20,. 2, 7-,72) Авторы изобретения, Шек-Новее Фоиц Р: И. Ерс 1) Заявител 54) УСТРОЙСТВО МНО ВЕН И едры со стр Изобретение относится к области вычислительной техники, в частности к быстродействуюшим ЬВМ.Известно устройство для умножения, совдержашее регистры множимого, множителя,сумматор и регистр результата 1.".1,Недостатком известного устройства является малое быстродействие.Наиболее близким по технической сушности к изобретению является устройство дляумножения, содержащее генератор кратныхмножимьтх, выходы которого подключены кпервым группам входов коммутаторов, втое группы входов которых подключены кответствуюшим разрядным выходам реги- да множителя, Выходы коммутаторов, кроме первого, подключены ко вторым соответствующим разрядным входам параллельныхсумматоров, Во всех параллельных сумматорах выход переноса самого старшего раз Оряда каждого сумматора подключен черезэлемент задержки к первому входу самогомладшего разряда того же параллельногосумматора, К третьим входам всех параллельных сумматоров через элементы за- о 5 деркки подключены СООтветствуюшие Вь 1 ходысумм предыдуших параллельных сумматоров 2.Недостатком устройства является малоебыстро действ ие,Цель изобретения - повышение быстродействия,Эта пель достигается тем, что в прложенном устройстве параллелыые сумматоры, кроме последнего, выполнены безраспространения переноса, а в устройствовведены дополнительные элементы задержки по числу выходов переносов не считая старших разрядов, Последний параллельный сумматор выполнен с одновременным параллель- ным переносом, При этом выходы переносов параллельных сумматоров без распространения переноса кроме выхода переноса старшего разряда каждого сумматора,через дополнительно введенные элементызадержки подключены к первым разрядным входам более старших разрядов последующих параллельных сумматоров, Выходы первого коммутатора подключены ковходам соответствующих элементов задержки, выходы которых подсоединены к соот 583433ветствующим третьим разрядным входампервого параллельного сумматора беэ рас. пространения переноса. Выходы параллель,ного сумматора с одновременным параллельным переносом подключены чЪрез эле.менты задержки к соответствующим выходам устройства.На чертеже изображена схема устройстваУстройство содержит генератор кратныхмножимых 1, регистр множителя 2, коммута-тор 3, параллельный сумматор без распространения переноса 4, параллельный сумматор с одновременным параллельным переносом 5, элементы задержки 6 и дополнительные элементы задержки 7,Устройство работает следующим образом.Множитель хранится в регистре 2 в виде двоичного ( -разрядного кода и обрабатываетсят - разрядными группами у 6(Р-" -групп).ЧМйожимое поступает двоичным последовательно-параллельным-разрядным кодом группами с а разрядов в каждой параллельно подаваемой группе (ж- групп).23йна вход генератора 1.С выхода генератора 1 в аналогичномпоследовательно-параллельном виде на одноименные входы каждого коммутатора .3снимается ряд чисел типа К( М где М -36Ьмножимое, а К -числа натурального рядаот О до (2-1),Например, для трехраэрядных групп множителя (т = 3,2 З - 1 7)генератор 1 Формирует числа О, М, 2 М,ЗМ, 4 М, 5 М, 6 М, 7 М, 43На другие входы каждого коммутаторапоступают по т разрядов множителя из реги-стра 2,На выход каждого коммутатора проходит,точисло иэ ряда К;М, К; которого 4 йсовпадает с кодом группы множителя, поданной на вход данного коммутатора.Например, для .случая Ф3 при кодегруппы множителя 101 (что равно 5 в десятичной системе счисления) на выходе дан-.фного,коммутатора будет число, равное 5 М,Таким образом, на выходах всех коммутаторов 3 одновременно в последовательнопараллельном виде формируется ряд частич-,ных произведений миожимого на соответствующие группы разрядов множителя, присложении которых с учетом относительныхсдвигов получается искомое полное произведение,ЯКаждый сумматор 4 суммирует частичное произведение К М, поступающее свыхода соответствующего коммутатора кратных множимых и коды с выходов предыдуще.го сумматора, прошедшие через логическуюзадержку, Первый сумматор иэкза наличия. только одного операнда. превращается фактически в секцию элементов задержки 6.Полное произведение формируется на выходах последнего сумматора 5, выполненного в виде т -разрядного сумматрра с параллельными йереносами для получения последней суммы эа один такт.Разряды сумматоров, кроме первого и последнего, состоят из одноразрядных сумматоров, не связанных между собой по целям переносов. Последние через элементы задержки о поступают на входы соответствующих более старших разрядов последую щих сумматоров, где учитываются в следующем такте.В результате такого учета переносов и формирования произведения при одинаковой элементной базе и разрядности операндов и групп (а соответственно и разрядности коммутаторов крагнйх множимых и секций сумматоров) быстродействие предлагаемого устройства повышается, в й раз по сравнению с известным устройством - за счет уве-: личения предельно допустимой тактовой частоты (частоты синхронизации работы устройства),Формула изобретенияУстройство для умножения, содержащее генератор кратных множимых, выходы которого подключены к первым группам. вхо дов коммутаторов, вторые группы входов которых подключены к соответствующим разрядным выходам регистра множителя, выходы коммутаторов, кроме первого, подключены ко вторым соответствующим раз рядным входам параллельных сумматоров, .во всех параллельных сумматорах выход переноса- самого старшего разряда каждоо сумматора подключен через элемент задержки к первому входу самого младшего разряда того же параллельного сумматора, к третьим входам Всех параллельных сумматоров через элементы задержки подключены соответсгвующие выходы сумм предыдущих параллельных сумматоров, о т л и ч ь ю ще е с я тем, что, с целью повышения быстродействия, параллельные сумматоры, кроме последнего, выполнены беэ распросгранеиия переио.са, введены дополнительные элементы задержки по числу выходов переносов, не очи .тая старших разрядов, последний параллед иый сумматор выполнен с одновременным п лельным переносом; при этом выходы пере носов параллельных сумматоров без распространения переноса, кроме выхода переноса старшего разряда каждого сумматора, подбМым переносом подключены через элементызадержки к соответствующим выходам устройства,Источники информации, принятые во внимание при экспертизе:51. Авторское свидетельство СССРМ 451079,606 У 7/39, 18.04,73,2. Ричардс Р. К., Арифметические операции на цифровых вычислительных машинах,М, изд-во иностранной литературы, 1957,0стр, 170-175. 5834335ключены, через дополнительно введенные елементы задержки к первым разрядным входам более старших разрядов последуйших параллельных сумматоров; при етом выходы первого коммутатора подключены ко входам соответствующих элементов задержки, выходы которых подсоединены к соответствующим третьим разрядным входам первого параллельного сумматора беэ распространения переноса, выходы параллель. ного сумматора с одновременным параллель.ЦНИИПИ Зафилиал ПП 4895/54 Тираж 818 Подписное Патент", г, Ужгород, ул. Проектнаи