Лупиков

Номер патента: 1126999

Опубликовано: 30.11.1984

Авторы: Белоус, Лупиков, Маслеников, Спиваков

МПК: G11B 15/02

Метки: записи, магнитной

...которого являются третьим и четвертым выходами блока, первый .и второй входы блока подключены к первым входам соответственно третьего, пятого, четвертого и шестого элементов И, первые входы третьего и четвертого триггеров соединены соответственно с выходами третьего и четвертого элементов И, а вторые входы - с выходами пятого и шестого элементов И, третий и четвертый входы блока соединены соответственно с вторыми входами третьего и четвертого и первыми входами седьмо."о и восьмого элементов И, пятый вход блока 35 соединен с вторым входом восьмого элемента И и через инвертор - с вторым входом седьмого элемента И, выход которого подключен к вторым входам пятого и шестого элементов И, 40 выход восьмого элемента И соединен с входом схемы...

Номер патента: 1124312

Опубликовано: 15.11.1984

Авторы: Богданов, Лупиков

МПК: G06F 11/16

Метки: узлов, цифровых

...вторые вхо. ды являются соответственно первой и второй группой выходов блока. Генератор 3 псевдослучайных кодов содержит сумматор 17 по модулю О 0 два и регистр 18 сдвига. Вход начально ной установки и управляющий вход ко") торого соединены соответственно с входом начальной установки регистра Х 8 сдвига. Блок 7 выработки синхросигналовсодержит элемент И 19, задающий генератор 20, триггеры 21 и 22, элемент ИЛИ 23,Блк 6 управления содержит триггер 24, элемент ИЛИ 25, вычитающиесчетчики 26 и 27, элементы И 28-31,элемент НЕ 32, первую и вторую 34группы информационных входов, первыйвход 35, второй вход 36, выход 37переполнения первого счетчика, прямойвыход 38 первого триггера, выход 39переполнения второго счетчика 27,триггер 40, третий...

Номер патента: 1120407

Опубликовано: 23.10.1984

Автор: Лупиков

МПК: G11C 9/00

Метки: буферное, запоминающее

...И, второй дешифратор и второй элемент НЕ, вход которого подключен к управляющему выходу счетчика адреса, к первым входам элементов И первой группы, кроме первого элемента И данной группы, к первому входу последнего элемен- . та И второй группы, выход второго элемента НЕ подключен к первому входу первого элемента И первой группы и к первым входам элементов И второй группы, кроме последнего элемента И данной группы, вторые входы элементов И первой и второй:.групп подключены к выходам соответственно второго и первого дешифраторов, один вход второго дешифратора подключен к выходу первого элемента НЕ, другие входы второго дешифратора подключены к выходам первой и второй групп счетчика адреса, выходы элементов И первой группы подключены...

Номер патента: 1101889

Опубликовано: 07.07.1984

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...элечецИ, усгяцовочные входь счетчиков ц триггера объединены и являются пятым управляющим входом устройства, введены пегистр, второй сумматор, второй элемент НЕ и вторая группа элементов И-ИЛИ, пер- Ш,Е ВХОДЫ КО:ОРЫХ СОЕДИЦСЦЫ С ВЫХОДОМ второго эехецт НЕ, вход которого подключен к выходу элемента И и вторым вхо лям элементов Й-ИЛИ, второй группы, тре 5 и Входы которых соединены с выходами вгорого сумматора информационными вход 1 ми р. истра, выхо ы которого подклю:СП 1, к одним из входов второго сумматора,руи чи входа ми первогО сммятора, Вход :ци ритря соединен с выходом перецлцец 5 Второго счет Ика, дру ие входы ВХ О 0 М)2 ТОР 2 5 ВЛ 51 ЮТСЯ П 1 ЕСТЫМ Ъ ил 5 ои Входом устройств, вход управ.ця реги т-,одключен к гятом) хг:ргв- ,5 кц...

Номер патента: 1095367

Опубликовано: 30.05.1984

Авторы: Богданов, Лупиков, Маслеников

МПК: C04B 35/486

Метки: генератор, последовательностей, псевдослучайных«

...вторым входом второго элементаИЛИ 16.На чертеже также показан пример 20выполнения буферного запоминающегоблока 7, который содержит запоминающее устройство 17 с произвольной выборкой (ЗУПВ), счетчик 18 адреса,элемент ИЛИ 19, формирователь 20 импульсов, шину 21 записи, шины 22данных, шину 23 модификации адреса.Блок 10 управления выполнен на,П-триггерах и 3-К триггерах,Генератор псевдослучайных после Одовательностей работает следующимобразом,Перед началом работы составляется программа формирования выходнойпсевдослучайной последовательности 35кодов в виде последовательностиинструкций. Каждая инструкция программы имеет (п+4) разряда, Первыетри разряда инструкции К 1,КЗ содержат код операции, выполняемой генератором. Разряд К 1 содержит...

Номер патента: 1075310

Опубликовано: 23.02.1984

Авторы: Гриц, Лупиков, Маслеников, Светников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...являются вторые входы триггеров.На чертеже изображена функциональная схема предложенного устройства.Устройство содержит накопитель 1,регистры 2, счетчик 3 адреса записи,счетчик 4 адреса считывания, блок 5задания приоритетов обращений, счетчик б слов, селекторы 7, триггеры 8,элементы И 9, дополнительные счетчики 10 адреса считывания, дополнительные счетчики 11 слов, первый 12,второй 13 управляющие входы и входы14 обращения устройства,Число регистров 2, селекторов 7,триггеров 8, счетчиков 4 и 10 адреса считывания и.счетчиков б и 11слов соответствует числу внешнихблоков обработки (не показаны), вкоторые выдается информация иэ буферного запоминающего устройства.Еслив различных сеансах работы устройства характер распределения каналовпо...

Номер патента: 1070538

Опубликовано: 30.01.1984

Авторы: Гриц, Лупиков, Спиваков, Табачков

МПК: G06F 3/04

Метки: информационных, каналов, селекции

...соединен с 0-входом второго триггера, второй вход пятого элемента И соединен с первым выходом третьего триггера, второй выход которого соединен с вторым входом первого . элемента И и первым входом четверто го триггера, выход которого соединен с вторым входом третьего элемента И и О-входом третьего триггера, а второй вход соединен .с вторым входом блока, выход третьего элемента И соединен с вторым входом элемента ИЛИ, входами установки первого триггера и счетчика импульсов, счетный вход которого соединен с выходом первоГо элемента И, а,выход соединен с адресными входами мультиплексораНа фиг. 1 представлена Функциональная схема предлагаемого устройства; на Фиг. 2 и 3 - временные диаграммы его работы.Устройство (фиг. 1) содержит...

Номер патента: 1065888

Опубликовано: 07.01.1984

Авторы: Гриц, Лупиков, Маслеников, Спиваков

МПК: G11C 11/00

Метки: буферное, запоминающее

...блока 5 формирования адреса. Вход первого элемента НЕ 8 соединен с шиной 6 КОД ОПЕРАЦИИ, а его выход подключен к третьему входу блока 5 формирования адреса и вторым входам элементов И 3 второй группы. Вход второго элемента НЕ 9 соединен с выходом сумматора 4 по модулю два, а его выход подключен к первому входу первого блока элементов И 10, второй вход которой соединен с выходом первого элемента НЕ 8. Первый и второй входы блока элементов И 11 соответственно подключены к выходу сумматора 4 по модулю два и входу первого элемента НЕ 8. Третьи входы первого 10 и второго 11 блока элементовИ подключены к шине 12 СИНХРОНИЗАЦИЯ. Блок 5 формирования адреса содержит счетчики адреса записи и чтения, элементы ИИЛИ, элементы И, пример реализации...

Номер патента: 1049968

Опубликовано: 23.10.1983

Авторы: Гриц, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...введены первый и второ 3 счетчики, входы которых подключены к соответствующим входам адресного блока,и первый и второй блоки коммутации,45управляющие входы которых подключенык выходам соответствующих счетчиков,информационные входы накопителя подключены к выходам первого блока коммутации,информационные входы которого являютсяинформационнвми входами устройства, вы 50ходы накопителя подключены к информационным входам второго блока коммутации,выходы которого являются информационными выходами устройства,Кроме того блок коммутации содержит 55матрицу элементов И, дешифратор н регистр, входы которого являются информационными входами блока коммутации,информационные вХоды 2 накопителя,бпок 3 коммутации, выходы накопителя.вход 12 модификации...

Номер патента: 1048516

Опубликовано: 15.10.1983

Авторы: Голубин, Кухнин, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...к выходам блока элементов И-ИЛИ, информационные 50 входы которого подключены к выходам первого и второго регистров, выходы сумматора подключены. к информационным входам накопителя и к информационным входам первого и второго регистров, 55 входы записи которых подключены к выходам соответственно первого и"второго элементов И, первые входы первого, втоНа вторые входы сумматора 6 поступает код модификации адреса с входов 16, По сигналу на входе 18 производится запись информационного слом через параллельные информационные входы 4 в регистр 2, запись кода с входа 17 кода длины формата в счетчик 10, а также происходит установка триггера 1 1 в еди3 104851 ничное состояние, которое разрешает прохождение импульсов синхронизации с входа 19 через...

Номер патента: 1034069

Опубликовано: 07.08.1983

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...с входами элементов И-ИЛИ, третьи и четвертые входы которых соответствен но соединены с .выходами первого и второго счетчиков адреса, выход "Переполнение" первого счетчика адреса соединен с вторым входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента НЕ, а выход элемента И соединен с входом "Перенос" сумматора, выходы которого соединены с адресными входами накопителя.На чертеже представлена структурная схема буферного запоминающего устройстваУстройство содержит накопитель 1, сумматор 2, элементы 3 И-ИЛИ, элемент 4 НЕ, шину 5 кода операции, первый счетчик б адреса, второй счетчик 7 адреса, шину 8 модификации адреса записи, шину 9 модификации адреса чтения, третий счетчик 10...

Номер патента: 1024984

Опубликовано: 23.06.1983

Авторы: Гриц, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...управляющие выходы накопителейподключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены ктретьим входам соответствующихблоков управления и ко входам элемента ИЛИ, выходы второй группырегистра состояния подключены кчетвертым входам соответствующихблоков управления, пятые и шестыевходы которых объединены и являются соответственно первыми н вторыми управляющими входами устройства, выходы третьей группы регистрасостояния подключены к входам второго блока приоритета, выходы которого подключены к седьмым входамсоответствующих блоков управления,восьмые входы блоков управленияподключены к другим выходам информационного регистра и являютсядругими информационными входами устройства, восьмые входы блоков...

Номер патента: 1024974

Опубликовано: 23.06.1983

Авторы: Лупиков, Маслеников, Светников, Спиваков

МПК: G11B 5/09

Метки: записи, магнитной, цифровой

...магнитной записи, соцержащее аналого-цифровой преобразоватедь, и осдецоватедьно соециненные бдок цоподнитедьной информации и коммутатор, поцкдюченные через элементы ИЛИ к регистру, выхоц которого через блок записи соединен с магнитной годовкой записи, а также первый и второй счеъ чики, генератор импульсов и триггер Я.Это устройство позволяет осуществ пять посдецоватедьно запись анадогоговой и цоподнитедьной цифровой ннфор мации, однако его недостаток состоит в значитедьном потребдении мощности от источника питания при посдецоватедьной записи цоподнитедьной и анадого вой информации.Цель изобретения - снижение потребдяемой мощности прн посдецова тедьной записи цоподннтедьной и ана) договой информаани.С этой цепью в устройство вадя...

Номер патента: 993444

Опубликовано: 30.01.1983

Авторы: Богданов, Лупиков

МПК: H03K 3/84

Метки: генератор, последовательностей, псевдослучайных«

...вход соединен,с выходом генератора тактовых импульсов третий вход соединен с выходом вычитающего счетчика, а четвертый вход подключен к первому выходурегистра. сдвига, первый выход блокЬ управления соединен с вторым входом элемента И, второй выход подключен к входу считывания буферного запоминающего блока, .уста- новочный вход которого соединен с шиной установки, управляющий выход буферного запоминающего блока подключен к входам записи вычитающего .счетчика и регистра сднига, а первая и вторая группа выходов подключена к информационным входам вычитающего счетчика и регистра сдвига соответственно, причем второй и третий выходы регистра сдвига соединены с входом управления и -разрядного реверсивного регистра сдвига и с вторыми входами...

Номер патента: 993319

Опубликовано: 30.01.1983

Авторы: Голубин, Лупиков, Маслеников, Светников, Спиваков, Шалимов

МПК: G11B 5/09

Метки: воспроизведения, записи, информации, цифровой

...задержку на время, необходимое для формирования промежутка;Ф 11 Чн 1 О Код, сформированный на входах счетчика 4, заносится по сигналу эапц"и, выдаваемому в конце эоны распределителем 27 блока 2 управления. где Ь - длина промежутка на ленте;Ч - номинальная скорость движе"Нния ленты.Единичное значение сигнала на выходе триггера 16 означает Формирование промежутка без останова ленты,Длина зоны задается в регистре 12, исходя из интенсивности потока и имеющегося в наличии объема блока 3 памяти. Бо избежание систематических потерь информации средняя интенсивность входного потока не должна превышать скорости регистрации в блоке 1. В некоторые интервалы времени интенсивность входного потока ин формации может значительно возрас" тать,...

Номер патента: 982095

Опубликовано: 15.12.1982

Авторы: Гриц, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...И-ИЛИ 02, подключает к адресным входам нако. пителя 1 выходы первого сумматора 9,,Текущий адрес записи Формируетсяследующим образом.На входы первого слагаемого сумма- Мтора 9, начиная с младшего разряда,поступают соответственно выходы 1, 2,К разрядов счетчика 5 адреса, На фвходы второго слагаемого сумматора 9, начиная с младшего разряда, поступают выходы соответственно К+1, К+2,разрядов счетчика 5 адреса. В накопитель 1 по адресу, сформированному на выходах сумматора 9, осуществляется запись информации, находящейся на входных шинах 11 числа. По окончании записи сигналом на шине 7 "Иодификация адреса записи" добавляется единица к содержимому счетчика 5 адреса.При выполнении операции чтения информации из накопителя 1 на шине 3 "Код...

Номер патента: 945958

Опубликовано: 23.07.1982

Авторы: Богданов, Лупиков, Масленников

МПК: H03K 3/84

Метки: генератор, импульсов, последовательности, рекуррентной, самоконтролем

...структуры последовательности.Пусть 2 = (а, а а, ап )-2 орекуррентная последователь ность максимальной длины и О - оператор задержки на один такт,Тогда аддитивно-циклическое свойство последовательности можно записать таким образом2 Ж Ф 2: О 2 (вод 2 ).Сумма по модулю два последовательности 2 и задержанной на с( тактов последовательности представляет собойту же последовательность, нозадержанную на ф тактов,Если 2 = О 29 О 2, то справедливовыражение О 2 ЭО 2 ЕУ., ЮО ЛО+9 О Ю+О 2== ЛЮЗВР 29 ЮО"Л 9 ЯОп 2ОЕООЮО 7 Ю ЛО 1, . ЯО 2.Это выражение показывает, что сумма по модулю два .разрядных выходов регистра 1 сдвига в любом с такте работы генератора равняется сумме по4 вмодулю два его разрядных выходов, заисключением выхода К-ого разряда,...

Номер патента: 822293

Опубликовано: 15.04.1981

Авторы: Гриц, Лупиков

МПК: G11C 17/00

Метки: буферное, запоминающее

...1 выходы счетчика б адреса записи и осуществляет запись данных из входного регистра 3 числа в накопитель 1По окончании записи блок 2 управления по шине 13 модификации адреса записи увеличивает, на единицу содержимое счетчика б адреса записи и счетчика 8 объема накопителя. При выполнении операции чтения данных (наличие сигнала на шине 16 запроса чтения) блок 2 управления через элементы 4 И-ИЛИ подключает к адресным входам накопителя 1 выходы счетчика 7 адреса чтения и осуществляет запись в выходной регистр 5 числа данных, считанных из накопителя 1. По окончании чтения блок 2 управления по шине 14 модификации адреса чтения увеличивает на единицу содержимое счетчика 7 адреса чтения и уменьшает на единицу содержимое счетчика 8 объема...

Номер патента: 748509

Опубликовано: 15.07.1980

Авторы: Гриц, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...второй вход которого подключен к шине 9 записи информации, :а выход подключен к входу "Ч" триггера б, вход фТ" которого соединен с шиной 8 тактовых сигналов и третьими входами нечетных схем 3 управления перезаписью, и через инвертор 12 с третьими входами четных. схем 3 управления перезаписью. Выход триггера б являет О ся.входом управления сумматора 7 по модулю два.ФУстройство работает следующим образом.65 В исходном состоянии триггеры 2и счетный триггер б находятся в нулевом состоянии.На шину 8 постоянно поступают такговые сигналы, частота которых не неже частоты записи ийформации. Длязаписи информации в запоминающееустройство на шину 9 поступает запросна запись.Информация со входов переписывается в первый регистр 1 по переднему...

Номер патента: 496551

Опубликовано: 25.12.1975

Авторы: Лупиков, Светников

МПК: G06F 3/04

Метки: информацией, обмена

...зе деюиям абонентом, Г 1 риэцеки состояния буферных областей (поля 19 и 20) переписываются в узел 8 анализе состояний буферных областей, е текущие и начальные адреса и обьемы буферных областей (поля 10 12-18) переписываотся в узел модификации упревляющх слов 6 Узел 8 анализа состояний буферных областей определяют одну иэ двух буферных областейзекреплеФ ных эа данным абонентом, куда возможна 5 запись информации при признаке напревле-ния обмена - запись в буферную область.При признаке направления обмене - считывание из буферной области - узел 8 анализе состояний буферных областей определяет одну из двух буферных областей зекреч-пецных эа данным абонентом, из которои возможно считывание информации. Если в данном цикле обмена производится...