Буферное запоминающее устройство

Союз Советскик Социалистическик Республик(22) Заявлеио 28. 06. 79 (21 2789396/18-24с присоединением заявки Нов(51)м, Кл 3 С 11 С 17/00 Государственный комитет СССР по девам изобретений и открытий(088.8) Дата опубликования описания 15.04.31(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к вычисли тельной технике и может быть исполь. зовано при построении буферных запоминающих устройств каналов и устройств обмена.Известно буферное запоминающее устройство, содержащее блок памяти, блок формирования адреса и блок анализа степени заполнения объема 11.Однако данное устройство обладает малой надежностью из-за воэможности получения недостоверной информации.Наиболее близким к изобретению является буферное запоминающее уст ройство, содержащее накопитель,регистр числа, счетчики адресов записи и чтения, дешифратор, счетчик объема и блок управления (2.Недостатком этого, устройства яв ляется отсутствие контроля функционирования управляющих схем, в частности счетчиков адресов записи и чтения и счетчика объема, что снижает надежность работы. устройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в устройство дополнительно введе.ны сумматор, схема сравнения и блокЗО анализа состояния накопителя, причемвходы сумматора подключены к выходамсчетчика адреса чтения и счетчикаобъема накопителя, а выход - к схемесравнения, второй вход которой соединен со счетчиком адреса записи, первый вход блока анализа состояния накопителя подключен к блоку управления, а второй, третий и четвертыйявляются выходами схемы сравнения;блок анализа состояния накопителя содержит четыре логических элементаИ, два инвертора и логический элемент ИЛИ, причем первые входы первогои второго логических элементов И подключены к первому входу блока анали"за состояния накопителя, а первыевходы третьего и четвертого логичес"ких элементов И соединены с выходомпервого инвертора, вход которого подключен к первому входу блока анализасостояния накопителя, вторые входылогических элементов И подключены квыходу второго ннвертора, вход которого подключен ко второму входу блока анализа состояния накопителятретьи входы первого и третьего элемен"тов И соединены с третьим входом блока анализа состояния накопителя, третьи входы второго и четвертого эле822293 15 20 ЗО 35 40 45 50 55 60 ментов И подключены к четвертому входу блока анализа состояния накопителя, выход первого логического элемента И соединен с первым выходомблока анализа состояния накопителя,выход четвертого элемента И соединенсо вторым .выходом блока анализа состояния накопителя, а выходы второго и третьего элементов И подключены к соответствующим входам элемента ИЛИ, выход которого является третьим выходом блока анализа состояния накопителя.На фиг.1 изображена структурная схема буферного запоминающего устройства; на фиг.2 - структурная схема блока анализа состояния накопителяБуферное запоминающее устройство содержит накопитель 1, входы которого подключены к одному из выходов блока 2 управления, выходу входного регистра 3 числа и выходу элементов 4 И-ИЛИ по числу разрядов в адресе,выход накопителя 1 подключен к входувыходного регистра 5 числа, входыэлементов 4 И-ИЛИ подключены к вйходам счетчика б адреса записи исчетчика 7 адреса чтения, входы которых подключены к соответствующимвыходам блока 2 управления и входамсчетчика 8 объема накопителя. Выходы счетчика 7 адреса чтения и счетчика 8 объема накопителя подключенык соответствующим входам сумматора9, выход которого соединен со входом схемы 10 сравнения, другой входкоторой подключен к выходу счетчикаб адреса записи. Первый вход блока11 анализа состояния накопителя через шину 12 признака операции (Пр.Оп.) соединен с блоком 2 управления и другим входом элементов 4 И-ИЛИ, а второй, третий и четвертый входы блока11 анализа состояния накопителя являются выходами схемы 10 сравнения.Блок 2 управления соединен с входомсчетчика б адреса записи и первым(суммирующим) входом счетчика 8 объема накопителя шиной 13 модификации адреса записи, а шина 14 модификацииадреса чтения подключает к блоку 2управления вход счетчика 7 адресачтения и второй (вычитающий) входсчетчика 8 объема накопителя, Входыблока.2 управления соединены с шиной 15 запроса записи и с шиной 16запроса чтения соответственно. Блок11 анализа состояния накопителя содержит четыре логических элемента17 И, два инвертора 18 и логическийэлемент 19 ИЛИ, причем первые входыпервого и второго логических элементов 17 И подключены к первому входублока 11 анализа состояния накопителя, а первые входы третьего и четвертого логических элемента 17 Исоединены с выходом первого инвертора 18, вход которого подключен к первому входу блока 11 анализа состояния накопителя. Вторые входылогических элементов 17 И подключены к выходу второго инвертора 18,входкоторого подключен ко второму входу блока 11 анализа состояния накопителя, третьи входы первого итретьего элементов 17 И соединеныс третьим входом блока 11 анализасостояния накопителя, третьи входывторого и четвертого элементов 17 Иподключены к четвертому входу блока11 анализа состояния накопителя. Выход первого логического элемента17 И соединен с первым выходом блока 11 анализа состояния накопителя,выход четвертого элемента 17 И соединен со вторым выходом блока 11анализа состояния накопителя, а выходы второго и третьего элементов17 И подключены к соответствующимвходам элемента 19 ИЛИ, выход которого является третьиМ выходом блока 11 анализа состояния накопителя. Причем второй, третий, и четвертый входы блока 11 анализа состояния накопителя соответственно подключены к . выходам "равно", "меньше", "большеф схемы 10 сравнения.Устройство работает следующим образом.При выполнении операции записи данных (наличие сигнала на шине 15 запроса записи) блок 2 управления через элементы 4 И-ИЛИ подключает к адресным входам накопителя 1 выходы счетчика б адреса записи и осуществляет запись данных из входного регистра 3 числа в накопитель 1По окончании записи блок 2 управления по шине 13 модификации адреса записи увеличивает, на единицу содержимое счетчика б адреса записи и счетчика 8 объема накопителя. При выполнении операции чтения данных (наличие сигнала на шине 16 запроса чтения) блок 2 управления через элементы 4 И-ИЛИ подключает к адресным входам накопителя 1 выходы счетчика 7 адреса чтения и осуществляет запись в выходной регистр 5 числа данных, считанных из накопителя 1. По окончании чтения блок 2 управления по шине 14 модификации адреса чтения увеличивает на единицу содержимое счетчика 7 адреса чтения и уменьшает на единицу содержимое счетчика 8 объема накопителя.Повышение надежности. устройства осуществляется ведением постоянного контроля за выполнением равенстваАЯса 4 т где А в - содержимое счетчика 6 адреса записи;А - содержимое счетчика 7 адреса чтения;Н - содержимое счетчика 8 обэема накопителя.По окончании операции записи (чтения) блок 11 анализа состояния накопителя анализирует правильность выполнения модификации содержимого счетчика б адреса записи, счетчика 7 адреса чтения и счетчика 8 объема накопителя и, в случае сбоя, локализует место неисправности.Для этого сумматор 9 суммирует содержимое счетчика 7 адресачтения и счетчика 8 объема накопителя. Полученная сумма поступает на один из входов схемы 10 сравнения, где она сравнивается с содержимым счетчика б адреса записи. Схема 10 сравнения формирует сигналы "равно", "больше" и "меньше". Сигнал "равно" выдается при условии выполнения равенства (1). Возникновение сигнала "равно" свидетельствует о правильной работе контролируемых счетчиков и, воздействуя на второй инвертор 18 блока 11 ана лиза состояния накопителя, блокирует срабатывание логических элементов 17 И.Сигнал "меньше" формируется, если(2) А Д сЧ тап чт 30 формула изобретения 1. Буферное запоминающее устройство, содержащее накопитель, входыкоторого подключены к одному из выходов блока управления, выходу входно го регистра числа и выходу элемента И-ИЛИ, выход накопителя подключен к входу выходного регистра числа, входы элемента И-ИЛИ подключены к выхо- дам счетчиков адреса записи и чтения, входы которых подключены к соответствующим выходам блока управления и входам счетчика объема накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит сумматор, схему сравнения и блок анализа состояния накопителя, причем входы сумматора подключены к выходам счетчика адре" са чтения и счетчика объема накопителя, а выход - к схеме сравнения, второй вход которой соединен со счетчиком адреса записи, первый вход блока анализа состояния накопителя подключен к блоку управления, а . второй, третий и четвертый являются выходами схемы сравнения.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок анали 40 При этом на всех входах, эа исключ .нием четвертого , блока 11 анализа состояния накопителя присутствует 65 а сигнал ррбольшерр вырабатывается,если тА +(3)Запформирование сигналов "больше"или пменьше" свидетельствует о сбоях контролируемых счетчиков. Блок 11 анализа состояния накопителя формирует сигнал сбоя счетчика б адреса записи "Сб.А)рр если при выполнении операции з апйси (Пр. Оп. =1, т. е, при единичном уровне на шине 12 признака операции) схема 10 сравнения выдала сигнал фменьше)Рр т.е.О 4,А :в(Я ЯвЧ)ПРОВ. Рвввв" )4) При этом на первом и третьем входах блока 11 анализа. состояния накопителя присутствуют единичные уровни сигналов, а на его втором и четвертом входах - нулевые уровни сигналов, ко-, торые, воздействуя на входы первого логического элемента 17 И, вызовут появления на его выходе сигнала "Сб Ъв"Аналогично сигнал сбоя счетчика 7 адреса чтения при выполнении операции чтения (Пр.Оп. = О) формируется блоком 11 анализа состояния накопителя, если содержимое счетчика б адреса записи больше выходной суммы сумматора9. т.е. ЫЯ:Я ВЯ +Ч)ОЯ.Ов, "рвввв ) 5) 60 чтЗоп чт нулевой уровень сигналов. Эта комбинация сигналов, воздействуя на входы четвертого логическогоэлемента 17 И, вызывает появление на его выходе сигнала "Сб,АСбой счетчика 8 объема накопителя фиксируется, если при выполнении операции записи выполняется неравенство (3) или при выполнении операции чтения выполняется неравенство (2), т.е. Сбч;= А пА +Ч ПРОпч 44(б)При этом на первом и четвертом входах или же на третьем входе блока 11 анализа состояния накопителя будут присутствовать единичные уровни сигналов, которые, воздействуя соответственно на второй или третий логические элементы 17 И, вызовут появление на их выходах, а .следовательно, и на выходе логического элемента 19 ИЛИ сигнала СбЛТаким образом значительно повышаются показатели надежности устройства за счет сокращения времени поиска и локализации неисправности. Если же выполнение равенства (1) нарушается в результате одиночного сбоя, то наличие информации о месте возникновения сбоя позволяет принять необходимые меры для устранения ошибок, возникающих в результате сбоя.за состояния накопителя содержит четыре логических элемента И, два инвертора и логический элемент ИЛИ,причем первые входы первого и второго логических элементов И подключенык первому входу блока анализа состояния накопителя, а первые входы третьего и четвертого логических элементов И соединены с выходом первогоинвертора, вход которого подключен кпервому входу блока анализа состояния накопителя, вторые входы логических элементов И подключены к выходувторого инвертора, вход которого подключен ко второму входу блока анализа состояния накопителя, третьи входы первого и третьего элементов Исоединены с третьим входом блока анализа состояния накопителя, третьивходы второго и четвертого элементов1 И подключены к четвертому входу блока анализа состояния накопителя,выход первого логического элемента Исоединен с первым выходом блока анализа состояния накопителя, выход четвертого элемента И соединен со вторым выходом блока анализа состояниянакопителя, а выходы второго и третьего элементов И подключены к соответствующим входам элемента ИЛИ, выход которого является третьим выходом блока анализа состояния накопителя. Источники информации,принятые во внимание при экспертизе 1.Авторское свидетельство СССР М 439810, кл.С 11 С 11/00, 1975,2. Авторское свидетельство СССР 9 419892, кл.6 11 С 11/00, 1976.822293 Составитель В.Гтрова Техред А.Ач Редактор М Корректор Г Наэаров Тирам 645 Подп дарственного комитета СССиэобретений и открытий. , 3-35, Раушская наб., д. оное 1886/80ВНИИПИ Госпо делам113035, Москв фи ал ППП фПатентф, г.уагород, ул.Проектная