Буферное запоминающее устройство

Союз Советских Социалистических Реслублик(51)М, Кл,6 11 С 19/00 с присоединением заявки М Государственный комитет ССС Р но делам изобретений и открытийДата опубликования описания 17.07.80(54) БУФЕРНОЕ ЗЛПО 1 ЛИНИОЩЕЕ УСТРОЙСТВО 1Изобретение относится к области вычислительной техники и может быть использовано в качестве буферного запоминающего устройства.Известны буферные запоминающиез устройства, содержащие поразрядно соединенные регистры, схемы управления перезаписью по числу регистров, выход и один вход каждой из которых подключены соответственно к входу 10 считывания и к выходу маркерного разряда однойменного регистра; а другой вход каждой схемы управления перезаписью, кроме последней, подключен к выходу маркерного разряда следующего 15 регистра.Однако эти устройства не обладают достаточной надежностью ввиду отсутствия контроля работы схем управления перезаписью. 20Наиболее близким техническим решением к данному является буферное запоминающее устройство, содержащее поразрядно соединенные регистры, инверторы, элементы И, ИЛИ и маркер ные триггеры.Недостатком этого устройства является возможность потери или появление ложной информации при сбоях схем управления перезаписью. Кроме 30 того, отсутствие синхронизации входных импульсов записи с тактовыми сигналами схем управления перезаписьюснижает надежность работы известного устройства.Целью изобретения является повышение надежности работы устройстваза счет обнаружения сбоев схем управления перезаписью,Поставленная цель достигаетсятем, что буферное запоминающее устройство содержит регистры, одноименные разрядные шины которых соединеныпоследовательно, а.входы записи подключены к выходам одноименных блоков управления, кроме последнего,выходы блоков управления соединеныс единичными и нулевыми входами соответствующих маркерных триггеров,нулевые выходы которых подключены кпервым входам одноименных блоков управления, кроме последнего, а единичные выходы - ко вторым входам блоковуправления, а третьи входы нечетныхблоков управления подключены к тактовой шине непосредственно, а чет-ных - через инвертор, элемент И, счетный триггер, первый и второй сумматоры по модулю два, информационныевходы первого сумматора по модулю два,подключены к единичным выходам маркерных триггеров, а управляющий входк выходу счетного триггера, один входкоторого подключен к тактовой шине итретьему входу последнего блока управления, другой - через второй сумма-тор по модулю два - к шине записи ивыходу элемента И, один из входовкоторого подключен к шине считыванияи первому входу блока управления, адругой - к единичному выходу .последнаго маркерного триггера, к соответ Оствующему входу первого сумматора ико второму входу последнего блокауправления,На чертеже представлена схема устройства.Устройство содержит и регистров 1, одноименные разряды которых соедине. ны последовательно, и триггеров 2,и + 1 блокбв 3 управления, элемент . 2 О 4 И, сумматор 5 по модулю два, триггер б, например Т-Ч типа, управляемый сумматор 7 йо модулю два на и входов, тактовую шину 8, шину 9 записи, шину 10 считывания, выходные элементы 11 И для вывода информации и инвертор 12.Единичные выходы триггеров 2 подключены к первым входам блоков 3 управления каждого регистра, за исключением первого, и к информационным входам управляемого сумматора 7 .по модулю два.Ко вторым входам блоков 3 управления, за исключением последнего, подключены нулевые выходы триггеров 2, 35 а выходы блока 3 управления, за исключением последнего, подключены к входам, записи регистров 1, входам установки в единичное состояние триггеров 2 следующих регистров и входам ус р тановки в нулевое состояние триггеров 2 одноименных регистров.Шина 9 записи информации и шина 10 считываний. информации подключены соответственно, к первому входу блока 3 управления перезаписью первого регистра и второму входу последнего блока 3 управления.Шина 10 считывания информации че" рез элемент 4 И, второй вход которой подключен к единичному выходу и-го 50 триггера 2, соединена с сумматором по модулю два, второй вход которого подключен к шине 9 записи информации, :а выход подключен к входу "Ч" триггера б, вход фТ" которого соединен с шиной 8 тактовых сигналов и третьими входами нечетных схем 3 управления перезаписью, и через инвертор 12 с третьими входами четных. схем 3 управления перезаписью. Выход триггера б являет О ся.входом управления сумматора 7 по модулю два.ФУстройство работает следующим образом.65 В исходном состоянии триггеры 2и счетный триггер б находятся в нулевом состоянии.На шину 8 постоянно поступают такговые сигналы, частота которых не неже частоты записи ийформации. Длязаписи информации в запоминающееустройство на шину 9 поступает запросна запись.Информация со входов переписывается в первый регистр 1 по переднему фронту тактового импульса при наличии единичного потенциала на нулевом выходе триггера 2 этого регистра и запроса на запись, При этомтриггер 2 этого регистра устанавливается в ециничное состояние.Вторая схема 3 управления перезаписью перепишет информацию из первого регистра 1 во второйпо заднемуфронту тактового импульса при единичном состоянии триггера 2 первогорегистра 1 и нулевом состоянии триггера 2 второго регистра. При этомтриггер 2 второго регистра 1 устанавливается в единичное состояние, атриггер 2 первого регистра 1 - в нулевое.Дальнейшее продвижение информации из регистра в регистр осуществляется аналогично.При считывании информации на шину .10 поступает запрос на считывание.При этом, если триггер 2 последнегорегистра 1 находится в единичном состоянии, по переднему фронту тактового импульса информация через элементы 11 И выводится из устройства итриггер 2 последнего регистра 1 уста.навливается в нулевое состояние.Таким образом, по переднему фронту тактового импульса информация переписывается из четного регистра 1 в нечетный,по заднему фронту происходитперезапись информации из нечетногорегистра 1 в четный,Контроль правильности продвижения,информации в регистре происходит следующим образом.Сумма по модулю два состоянийтриггеров 2 изменится, если в каждомтакте будет происходить запись информационного слова в запоминающее устройство, либо считывание слова из него, При этом на выходе сумматора 5по модулю два будет присутствоватьедийичный потенциал, что приведет ксрабатыванию счетного триггера б.В противном случае триггер б не будет изменять своего состояния.Сумматор 7 по модулю два осуществляет контроль информации на нечетность при единичном состояниитриггера б или на четность при нулевом состоянии счетного триггера бТаким образом, при правильной работе буферного запоминающего устройства на выходе управляемого сумматора 7 по модулю два будет присутствовать высокий потенциал.Данное устройство позволяет обнаруживать факты сбоя блоков-управления, что может обеспечить устранение возникновения ложной информации при одиночных сбоях, характерным признаком которой может быть многократное повторение одного и того же сообщения. Особое значение обнаружения факта сбоя блоков управления имеет в случае сбоев, приводящих к по. терям, так как такие сбои приводят к нарушению временной последовательности сообщений, а зто в свою очередь искажает достоверность целых масси вов. Наличие же информации о возникновении этих сбоев позволит учесть эти потери и сохранить временную последовательность всего массива.20формула изобретения Буферное запоминающее устройство, содержащее регистры, одноименные раз. рядные шины которых соединены после довательно, а входы записи подключены к выходам одноименных блоковуправления, кроме последнего, выходы блоков управления соединены с единичными и нулевыми входами соответствующих маркерных триггеров, нулевые выходы которых подключены кпервым входам одноименных блоков управления, кроме последнего, а единичные выходы - ко вторым входамблоков управления, третьи входы нечетных блоков управления подключенык тактовой шине непосредственно, ачетных - через инвертор, о т л и -ч а ю щ е е с я тем, что, с цельюповышения надежности устройства, оносодержит элемент И, счетный триггер, первый и второй сумматоры помодулю два, информационные входы первого сумматора по модулю два подключены к единичным выходам маркерныхтриггеров, а управляющий вход - квыходу счетного триггера, один входкоторого подключен к тактовой шинеи третьему входу последнего блокауправления, другой - через второй сумматор по модулю два, к шине записии выходу элемента И, один иэ входовкоторого подключен к шине считыванияи к первому входу блока управления,а другой - к единичному выходу последнего маркерного триггера,к соответствующему входу первого сумматораи ко второму входу последнего блокауправления..Заказ Подписи 4/ Патент", г. Ужг Филиал ул. Проектная 47/40 Тираж ИИПИ Государственного по делам изобретений 5, Москва, Ж, Раушс 662комитета СССРи открытий кая наб., д.