Буферное запоминающее устройство

пц 982095 ОП ИСАЙ ИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 22. 05. 81 (21) 3289715/18-21с присоединением заявки РЙ(51) М, Кл. 6 11 С 19/00 3 Ъаударстееиый кеиитет СССР ао делам изобретений и открытий(5 Й ) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО 1Изобретение относится к вычислительной технике и может быть использовано в буферных запоминающих устройствах систем ввода информации многоканальных измерительных комплексов.Известно буферное запоминающее уст ройство, в котором используется метод перекрестно-последовательного обращения, позволяющий осуществлять двухсторонний обмен информацией и совмещать процессы ввода в буферное запо" минающее устройство и вывода информа" ции из него 1. 1.Недостатком данного устройства является низкая надежность. 15Наиболее близким техническим реше" .нием к изобретению является буферное запоминающее устройство, содержащее накопитель, адресные входы которого подключены к выходам схем И"ИЛИ, пер" 26 вые входы которых соединены с шиной "Код операции" и входом инвертора, выход которого соединен с вторыми входами схем И-ИЛИ, счетчик адреса записи и счетчик адреса чтения, входы которых соответственно подключены к шинам "Модификация адреса записи" и "Модификация адреса чтения"2.Однако использование этого устройства в системах ввода информации многоканальных измерительных комплексов, когда последовательность опроса кана лов неизменна, а их количество равно или превышает и кратно количеству ячеек буферного запоминающего устройства, отказ одной или нескольких ячеек накопителя приводит к потерям информации от одного или нескольких каналов,Цель изобретения - повышение надежности устройства зэ счет выравнивания вероятности потерь по каждому из каналов измерительной системы.Поставленная цель достигается тем, что буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, адресные входы982095 накопителя подключены к выходам элементов И-ИЛИ, первые входы которых подключены к выходу элемента НЕ, вход элемента НЕ подключен к вторым входам элементов И-ИЛИ и является первым управляющим входом устройства, первый и второй счетчики адреса, входы которых являются соответственно вторым и третьим управляющими входами устройства, содержит первый и второй сумма- О торы, входы которых подключены к выходам соответствующих счетчиков адреса, выходы первого и второго сумматоров подключены соответственно к третьим и четвертым входам элементов И-ИЛИ,15На чертеже изображена структурная схема буферного запоминающего устройства. Буферное запоминающее устройствосодержит накопитель 1, .элементы И-ИЛИ2, шину 3 "Код операции", элемент НЕсчетчик 5 адреса, счетчик 6 адресачтения, шину 7 "Иодификация адресазаписи", шину 8 "Иодификация адресачтения"первый сумматор 9, второйсумматор 10 и входные шины 11,Устройство работает следующим образом.Перед началом работы счетчик 5 ад 30реса, пРедназначенный для адреса записи,и счетчик 6 адреса, предназначенный для адреса чтения, устанавливаются в нулевое состояние (цепь начальной установки не показана ).Емкостьбуферного запоминающего устройства оп-Зределяется не полной разрядностьюсчетчика 5 адреса записи (счетчика 6адреса) и составляет 2 К слов, где Кколичество младших разрядов счетчика5 адреса, выходы которого подключены фок первым входам первого сумматора 9(количество младших разрядов счетчика 6 адреса, выходы которых подключены к первым входам второго суммато-ра 10).45При выполнении операции записи инФормации в накопитель 1 на шине 3"Код операции" устанавливается низкийуровень сигнала, который, воздействуячерез элемент НЕ М на элементы И-ИЛИ 02, подключает к адресным входам нако. пителя 1 выходы первого сумматора 9,,Текущий адрес записи Формируетсяследующим образом.На входы первого слагаемого сумма- Мтора 9, начиная с младшего разряда,поступают соответственно выходы 1, 2,К разрядов счетчика 5 адреса, На фвходы второго слагаемого сумматора 9, начиная с младшего разряда, поступают выходы соответственно К+1, К+2,разрядов счетчика 5 адреса. В накопитель 1 по адресу, сформированному на выходах сумматора 9, осуществляется запись информации, находящейся на входных шинах 11 числа. По окончании записи сигналом на шине 7 "Иодификация адреса записи" добавляется единица к содержимому счетчика 5 адреса.При выполнении операции чтения информации из накопителя 1 на шине 3 "Код операции" устанавливается высокий уровень сигнала, который, воздействуя на элементы И-ИЛИ 2, подключает к адресным входам накопителя 1 выходы второго сумматора 10.Текущий адрес чтения формируется следующим образомНа выходы первого слагаемого сумматора 1 О, начиная с младшего разряда, поступают соответственно выходы 1, 2, , К разрядов счетчика 6 адресаНа входы второго слагаемого сумматора 10, начиная с младшего разряда, поступают соответственно выходы 1, 2,К разрядов счетчика 6 адреса. На выходы второго слагаемого сумматора 10, начиная с младшего разряда, поступают выходь 1 соответственно К+1, К+2,Р разрядов счетчика 6 адреса. Производится чтение информации из накопителя 1 по адресу, сформированному на выходе сумматора 10. По окончании чтения на шине 8 "Модификация адреса чтения" добавляется единица к содержимому счетчика 6 адреса, Количество дополнительных разрядов Р - К счетчиков определяется характером отказов накопителя 1, а также отношением количества информационных каналов измерительной системы к количеству ячеек накопителя 1 буферного запоминающего устройства.1Таким образом, при работе буферного запоминающего устройства начальный адрес записи (чтения), а следовательно, все последующие и конечный адрес записи (чтения ) будут изменяться, т. е. увеличиваться на единицу, каждый раз после записи (чтения) 2" слов с возвратом к исходному после записи (чтения ) 2 слов. Так, например, приРКи Р=9 запись (чтение) информационных слов в накопитель 1 осуществляется по следующим адресам: первые 2 слов -0000000 +1111111, вторые 2 слов5 98209 -0000001 +0000000, третьи 2" слов -00000 10 +000000 1, четвертые 2" слов -0000011 +0000010, пятые 2 к слов -0000000 +1111111 и т. д. При этом емкость буферного запоминающего уст ройства составляет 2=128 слов.Тем самым устраняется однозначное соответствие номера информационного Вканала и номера ячейки буферного запоминающего устройства (накопителя), куда производится запись данных этого канала. Использование предлагаемого устройства позволяет уменьшить вероятность потерь информации одних и тех же каналов, распределяя эти потери 1 ф равномерно между несколькими канала" ми. С учетом таких особенностей изме-. рительной информации, как избыточность и периодичность, предлагаемое буфер" ное запоминающее устройство не вносит Ю погрешности в работу системы обработ" ки, исключая в тоже время потери информации одних и тех же каналов. Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР И 758251, кл, б 11 С 9/00, 1978.2. Авторское свидетельство СССР И У 515 Ь, кл. й 11 С 9/00, 1974 (прототип).формула изобретения Буферное запоминающее устройство,содержащее накопитель, информационные 5 бвходы и выходы которого являются соответственно информационными входами ивыходами устройства, адресные входынакопителя подключены к выходам эпементов И-ИЛИ, первые входы которыхподключены к выходу элемента НЕ, входэлемента НЕ подключен к вторым входамэлементов И-ИЛИ и является первым управляющим входом устройства, первыйи второй счетчики адреса, входы которых являются соответственно вторым итретьим управляющими входами устройства, о т л и ч а ю щ е е с я тем, . ,что, с целью повышения надежности устройства, оно содержит первый и второйсумматоры, входы которых подключенык выходам соответствующих счетчиковадреса, выходы первого и второго сумматоров подключены соответственно ктретьим и четвертым входам элементовИ-ИЛИ.дактор Е. ЛвзуренкЮвкаэ 9721/73ВНИИПпо133035,лиал ППП иСоставитель С. Шустенко .Техред А.Бабинец Корректор В. ПрохненкоТираж 622 ПодписноеГосударственного комитета СССРелаи изобретений и открытийосква, 3-35, Раушская наб., д. М 5 атент", г. Ужгород, кл. Проектная