Генератор псевдослучайных последовательностей

.8)видетельство ССС К 3/84, 1981. СЗ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54)(57) 1. ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХПОСЛЕДОВАТЕЛЬНОСТЕЙ по авт.св.У 993444, о т л и ч а ю щ и й с ятем, что, с целью увеличения быстродействия генератора, в него дополнительно введен О-триггер, информационный вход которого соединен с информационным выходом буферного запоминающего блока, а вход синхронизациикоторого соединен с управляющим выходом буферного запоминающего блока,выход Р-триггера соединен с пятымвходом блока управления и с вторым управляющим входом и-разрядного реверсивного регистра сдвига, и параллельных информационных входов которого соединены с первой группой информационных выходов буферного запоминающего блока, причем первый выход блока управления соединен также с входом модификации адреса буферного запоминающего блока.2, Генератор по п.1, о т л и - , ч а ю щ и й с я тем, что и-разрядный ,реверсивный регистр сцвига содержит реверсивный регистр сдвига, первый элемент ИЛИ, первый вход которого соединен с входом элемента НЕ, выход которого соединен с первым входом Е второго элемента ИНИ, выход которого ур соединен с первым управляющим входом Ы Ф реверсивного регистра сдвига, второй ( управляющий вход которого соединенщс с выходом первого элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ. щиСРИзобретение относится к импульсной технике.Известен генератор псевдослучайныхпоследовательностей, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого подключен ксчетному входу вычитающего счетчикаи к синхрониэирующему входу а-разряд 1 Оного реверсивного регистра сдвига,установочный вход которого соединен.с шиной установки, первый и второйинформационные входы соединены соот-ветственно через первый и второй15сумматоры по модулю два с соответствующими выходами и-разрядного реверсивного регистра сдвига, выходыкоторого также соединены с первымивходами блока элементов И, а первый вход блока управления соединен20с шиной установки, второй вход блока управления соединен с выходомгенератора тактовых импульсов, третий вход блока управления соединен25с выходом вычитающего счетчика, четвертый вход блока управления соединен с первым выходом регистра сдвига, первый выход блока управлениясоединен со вторым входом элементаИ, второй выход блока управления со 30единен с входом считывания буферногозапоминающего блока, установочныйвход которого соединен с шиной установки, управляющий выход буферногозапоминающего блока соединен со 35входом записи вычитающего счетчикаи регистра сдвига, а первая и втораягруппы выходов буферного запоминающего блока соединены с информационными входами вычитающего счетчика и 40регистра сдвига соответственно,причем второй и третий выходы регистра сдвига соединены со входом управления и-разрядногореверсивного регистра сдвига 45и с вторыми входами блока элементов И 11.Недостатком известного генератора псевдослучайных последовательностей является низкое быстродействие при формировании тестовых последовательностей из отдельных участков псевдослучайной последовательности, в55 частности, при переходе от конца предыдущего участка к началу следующего участка тестовой последовательности.Цель изобретения - увеличение быстродействия генератора. Поставленная цель достигается тем, что в генератор псевдослучайных последовательностей дополнительно введен Э-триггер, информационный вход которого соединен с информационным выходом буферного запоминающе-, го блока, а вход синхронизации которого соединен с управляющим выходом буферного запоминающего блока, выход Р-триггера соединен с пятым входом блока управления и с вторым управляющим входом и-разрядного реверсивного регистра сдвига, и параллельных информационных входов которого соединены с первой группой информационных выходов буферного запоминающего блока, причем первый выход блока управления соединен также с входом модификации адреса буферного запоминающего блока.Причем и-разрядный реверсивный регистр сдвига содержит реверсивный регистр сдвига, первый элемент ИЛИ, первый вход которого соединен с входом элемента НК, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с первым управляющим входом реверсивного регистра сдвига, второй управляющий вход которого соединен с,выходом первого элемента ИЛИ, вто- рой вход которого соединен с вторым входом второго элемента ИЛИ.На чертеже приведена функциональная схема генератора псевдослучайныхпоследовательностей.Генератор псевдослучайных последовательностей содержит блок 1 элементов И, и-разрядный реверсивный ре-гистр 2 сдвига, первый 3 и второи чсумматоры по модулю два, регистр 5,вычитающий счетчик 6, буферный запоминающий блок 7, элемент И 8, генератор 9 тактовых импульсов, блок 10управления, шину 11 установки,тО-триггер 12, информационный вход которого соединен с информационным выходом буферного запоминающего блока7, а вход синхронизации которогосоединен с управляющим выходом буферного запоминающего блока 7, выход0-триггера 12 соединен с пятым входом блока 10 управления и с вторымуправляющим входом и-разрядного реверсивного регистра 2 сдвига, и пасраллельных ийформационных входов которого соединены с первой группойинформационных выходов буферного за5367 4 3 109помин ающе го бл ока 7, причем первыйвыход блока 10 управления соединентакже со входом модификации адресабуферного запоминающего блока 7.На чертеже также приведен и-разрядный реверсивный регистр 2 сдвига,который содержит реверсивный регистр13 сдвига, первый элемент ИЛИ 14,первый вход которого соединен с входом элемента НЕ 15, выход которого 1 Осоединен с первым входом второгоэлемента ИЛИ 16, выход которого соединен с первым управляющим входомреверсивного регистра 13 сдвига, второй управляющий вход которого соединен с выходом первого элементаИЛИ 14, второй вход которого соединенс вторым входом второго элементаИЛИ 16.На чертеже также показан пример 20выполнения буферного запоминающегоблока 7, который содержит запоминающее устройство 17 с произвольной выборкой (ЗУПВ), счетчик 18 адреса,элемент ИЛИ 19, формирователь 20 импульсов, шину 21 записи, шины 22данных, шину 23 модификации адреса.Блок 10 управления выполнен на,П-триггерах и 3-К триггерах,Генератор псевдослучайных после Одовательностей работает следующимобразом,Перед началом работы составляется программа формирования выходнойпсевдослучайной последовательности 35кодов в виде последовательностиинструкций. Каждая инструкция программы имеет (п+4) разряда, Первыетри разряда инструкции К 1,КЗ содержат код операции, выполняемой генератором. Разряд К 1 содержит признак конца программы. К 1=0 в послед-.ней инструкции программы, а в остальных инструкциях К 1=1. Разряд К 2 определяет направление формирования , 45участка псевдослучайной последова-.тельности: в прямом направлении приК 2=0 и в обратном направлении приК 2=1. Разряд КЗ определяет состояниевыходных шин генератора. Если К 3=1, 50то на выходные шины поступает формируемая генератором последовательность кодов. Если КЗ=О, то на выходных шинах поддерживается уровеньлогического 0, а формируемая генератором последовательность кодов непоступает потребителю (маскируется),Разряд К 4 является идентификатором содержимого разрядов К 5. Кп+4 инструкции; Если К 4=0, то при выполнении инструкции генератор осуществляет операцию, определенную разряда, ми К 1, К 2, КЗ на участке псевдослучайной последовательности длиной в Л кодов. При этом разряды К 5 Кп+4 содержат двоичный код длины Д, участка псевдослучайной последовательности. При К 4=1, разряды К 5 Кп+4 содержат исходный код участка псевдослучайной последовательности, который при выполнении инструкции заносится в реверсивный регистр сдвига 13.Составленная программа загружает" ся в буферный запоминающий блок 7 где она хранится и может быть мно" гократно использована. Перед загрузкой программы сигналом по шине 11 установки обнуляется счетчик 18 адреса буферного запоминающего бло-ка 7. На шины 22 данных подается ; первая инструкция программы и сигналом логического "0" по шине 21 записи она записывается в нулевую ячейку ЗУПВ 17Затем на шину 23 модификации адреса подается положительный импульс, который через элемент ИЛИ 19 поступает на счетный вход счетчика 18 адреса и переводит его в следующее состояние. Аналогично в ЗУПВ 17записываются остальные инструкции программы. По окончании записи инструкций в ЗУПВ 17 на шийу 21 записи подается сигнал логической "1", задающий операцию чтения из памяти. После загрузки программы сигналом по шине 11 установки снова обнуляется счетчик 18 адреса буферного запоминающего блока 7, устанавливается в исходное состояние реверсивный регистр 13 сдвига и обнуляются триггеры блока управления 10, Начало формирования псевдослучайной последовательности кодов задается сигналом блока управления 10, который поступает на вход формирователя 20 импульсов буферного запоминающего блока 7. Выходной сигнал формирователя 20 импульсов переписывает инструк" цию из нулевой ячейки ЗУПВ 17 в регистр 5, В-триггер 12 и вычитающий счетчик 6, причем разряды К 1, К 2, КЗ инструкции заносятся в регистр 5, разряд К 4 - в Р-триггер 12, а разряды К 5. Кп+4 - в вычитающий счет 1095367чик 6. Единичный сигнал с выхода 0-триггера 12 поступает на второй управляющий вход и-разрядного реверсивного регистра 2 сдвига и переводит его в режим записи кода с па раллельных информационных входов. Очередной импульс блока 10 управления разрешает прохождение тактового импульса от генератора 9 тактовых импульсов через элемент И 8 на вход10 синхронизации и-разрядного реверсивного регистра 2 сдвига. Этот тактовый импульс производит запись в регистр 13 кода начала первого участка псевдослучайной последовательности из разрядов КЗКп+4 инструкции,Следующий положительный импульс блока 10 управления поступает на вход элемента ИЛИ 19 буферного запоминающего блока 7. По заднему фронту 20 этого импульса счетчик 18 адреса пе- реходит в следующее состояние. При этом на выходах ЗУПВ 17 выставляется вторая инструкция программы. Далее происходит выполнение второй инструк-25 ции программы.Положительный импульс с блока 10 управления переписывает вторую инструкцию в регистр 5, П-триггер 12 и вычитающий счетчик 6. Сигнал с выхо да второго разряда регистра 5 поступает на первый управляющий вход п-разрядного реверсивного регистра 2 сдвига и переводит его в режим сдвига кода в прямом направлении. Очередной импульс блока 10 управления разрешает прохождение тактовых импульсов с выхода генератора 9 тактовых импульсов через элемент И 8 на вход синхронизации и-разрядного 40 реверсивного регистра 2 сдвига и счетный вход вычитающего счетчика 6. Каждый тактовый импульс с выхода 1 элемента И 8 осуществляет формирование кода псевдослучайной последова тельности первого участка на выходных шинах генератора и уменьшает на единицу содержимое вычитающего счетчика 6, в который был занесен код ДЗ длины первого участка псевдослучайной последовательности, После того, как содержимое вычитающего счетчика 6 станет равным нулю, на его выходе сформируется отрицательный импульс, который поступает в блок 10 управления и сбрасывает его в "0", Прохождение тактовых импульсов через элемент И 8 прекращается и формирование первого участка псевдослучайной последовательности заканчивается. При этом счетчик 18 адреса буферного запоминающего блока 7 переводится в следующее состояние. На выходах ЗУПВ 17 выставляется третья инструкция программы и начинается ее выполнение.Третья, четвертая и последующие инструкции программы выполняются аналогично первым двум, Последняя инструкция программы содержит признак конца программы (К 1=0), который после завершения выполнения этой инструк ции осуществляет полную установку в нулевое состояние блока 10 управления. На этом процесс формирования генератором выходной последовательности кодов по программе заканчивается.Таким образом, введение в генератор псевдослучайных последовательностей 0"триггера и дополнительных связей, а также введение элементов ИЛИ, НЕ и дополнительных связей в и-разрядный реверсивный регистр сдвига позволяют устранить потери . времени в генераторе на поиск начала участков псевдослучайной последовательности, из которых составляется тестовая выходная последовательность, т.е. повысить быстродействие генераторов.1095367 Составитель 1 О.Бурмистроведактор А.Долинич Техред И. Асталош Корректор С.Лыжова Заказ 3 Подпис 3 Москв Филиал ППП "Патент", г. Ужгород, ул. Проектная,О/40 ВНИИПИ Го по делаТираж 862 рственногообретений и35, Раушска омитета СССРоткрытийнаб д. 4/