G11C 11/34 — с применением полупроводниковых приборов

Номер патента: 1587585

Опубликовано: 23.08.1990

Авторы: Дворкин, Еременко, Маковоз, Юргаев

МПК: G11C 11/34

Метки: д-триггер

...работа каждого из 0-триггеров 29. - 29.п+1 по входам 25(С 2) и 26(02), служащим для организации сквозного сдвигового регистра, и разрешается работа по входам 22(С 1) и 23(01), В результате каждый из 0-триг геров 29. 1 - 29.п+ 1 является динамическимО-триггером, чувствительным к фронту сигнала на входе 22(С 1) и работает как извест.ный 0-триггер. В частности, 0-триггер 29.1 является независимым (не образующим счетчика или регистра) элементом памяти и обрабатывает сигналы комбинационного логического блока 32, выдавая результат обработки на логический блок 30. 0-триггер 29.п+1 также является независимым элементом памяти. 0-триггеры 29.2 - 29.п образуют счетчик, который считает импул ьсы, 40 приходящие через разные интервалы времени,...

Номер патента: 1624526

Опубликовано: 30.01.1991

Авторы: Аноприенко, Гриза

МПК: G11C 11/34

Метки: данным, доступом, запоминающее, многоформатным

...блока данных Блоки 101 - 10 п хранят однобитовые признаки занятости для всех блоков данных соответствующего формата, при этом занятость блока данных задается "1", 8 зависимости от сигнала "Запись" на входе устройства на выходах блоков 101 - 10 п признаков занятости формируются признаки занятости для блоков данных, к которым произведено обращение при записи данных. Причем, если признак занятости для определенного формата данных равен "1", то признаки занятости форматов большей размерности также равны "1". Мультиплексор 11 в зависимости отформата данных коммутирует на выход уст 1624526ройства признак занятости для данного формата.Запоминающее устройство работает следующим образом.В исходном состоянии во всех ячейках блоков 18 памяти...

Номер патента: 1644221

Опубликовано: 23.04.1991

Автор: Медников

МПК: G11C 11/34, G11C 7/00

Метки: рециркуляционного, считывания, типа, усилитель

...времени амплитуда импульсаксоставляет (Б. При поступлении навход сумматора М импульсов последовательности амплитуда суммарного импульсного сигнала на выходе сумматора 1 составляет Б(1-/ )/(1-ф).мВыигрыш по мощности в отношении г сигнал/шум на выходе усилителя считывания, определяемый выражением(, у 1+3в терминах АЧХ, достигается выделением гребнями АЧХ усилителя считывания частотных составляющих шума ивходной последовательности импульсов,для которых соблюдается условие акустического синхронизма, и подавлением составляющих шума в промежуткахмежду гребнями АЧХ усилителя считывания, для которых не соблюдается условие акустического синхронизма.Входной 4 и выходной 5 встречноштыревые преобразователи имеют угловое рассогласование, а общая...

Номер патента: 1110315

Опубликовано: 15.04.1994

Авторы: Власенко, Мальцев, Минаев, Нагин, Тюлькин, Чернышев

МПК: G11C 11/34

Метки: запоминающее

1. Запоминающее устройство, содержащее размещенные на полупроводниковой подложке схему управления и накопитель на элементах памяти с изолированным полевым электродом и двухслойным подзатворным диэлектриком, отличающееся тем, что, с целью его упрощения и обеспечения избирательного стирания, подложка выполнена однородной, а проводимости слоев подзатворного диэлектрика удовлетворяют соотношениям10 1 2 при E = 0 и

Номер патента: 611581

Опубликовано: 15.07.1994

Автор: Ракитин

МПК: G11C 11/34

Метки: памяти, ячейка

ЯЧЕЙКА ПАМЯТИ, содержащая полупроводниковую подложку первого типа проводимости с расположенными в ней двумя изолированными диффузионными областями второго типа проводимости, в одной из которых расположена область первого типа проводимости, подключенная к основной числовой шине, слой диэлектрика и электрод, отличающаяся тем, что, с целью уменьшения площади, занимаемой ячейкой на кристалле, она содержит дополнительную числовую шину, к которой подключен электрод, нанесенный на слой диэлектрика, расположенный на поверхности полупроводниковой подложки между изолированными диффузионными областями второго типа проводимости.

Номер патента: 548180

Опубликовано: 09.06.1995

Авторы: Воробьев, Елинсон, Колмогоров, Панфилов, Симаков, Степанов

МПК: G11C 11/34

Метки: бистабильного, запоминающего, элемента

1. СПОСОБ ИЗГОТОВЛЕНИЯ ЗАПОМИНАЮЩЕГО БИСТАБИЛЬНОГО ЭЛЕМЕНТА, основанный на подаче напряжения в обратном направлении на электроды перехода диодной структуры, отличающийся тем, что, с целью повышения надежности изготовления элемента с заданными свойствами, облучают переход диодной структуры и изменяют величину подаваемого напряжения в зависимости от расстояния между электродами диодной структуры.2. Способ по п.1, отличающийся тем, что облучение проводят электронами, протонами и нейтронами с энергией 105 107 эВ и дозой облучения 1015 1018 эл/см2.

Номер патента: 1358631

Опубликовано: 27.06.1995

Авторы: Землянухин, Ковалев

МПК: G11C 11/34

Метки: информации, матричный, накопитель

МАТРИЧНЫЙ НАКОПИТЕЛЬ ИНФОРМАЦИИ, содержащий ячейки памяти, каждая из которых состоит из динисторных элементов памяти, входы которых подключены к соответствующим числовым шинам, а выходы к соответствующим разрядным шинам данной ячейки памяти, первых шин выбора ячейки памяти, отличающийся тем, что, с целью повышения его быстродействия и снижения потребляемой им мощности, он содержит общие разрядные шины, а каждая ячейка памяти содержит вторую шину выбора ячейки памяти, две группы ограниченных диодов, причем аноды ограниченных диодов первой группы подключены к первой шине выбора ячейки памяти, катоды ограничительных диодов второй группы подключены к второй шине выбора ячейки памяти, катоды ограничительных диодов первой группы и аноды...

Номер патента: 1360448

Опубликовано: 27.09.1996

Авторы: Берестов, Воронцова, Сажин, Субботин, Черников

МПК: G11C 11/34

Метки: динамическое, запоминающее, полупроводниковое

Динамическое полупроводниковое запоминающее устройство, содержащее блок памяти, информационные входы которого соединены с входными информационными шинами устройства, информационные выходы соответственно с первыми входами группы элементов И, выходы которых соединены с выходными информационными шинами устройства, адресные входы блока памяти соединены с выходами коммутатора, вход управления с выходом первого элемента ИЛИ, вход выбора кристалла с инверсным выходом формирователя сигнала выбора кристалла, а вход записи-считывания с первым выходом формирователя сигналов управления, второй выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к объединенным вторым входам группы элементов И и выходу...