Д-триггер

(51 Я НИЕ ИЗОБРЕТ О для построения циф ким и динамическим контроля. Целью из ширение области пр счет возможности довательностных ус ким и динамическим в О-триггер, состоя И-НЕ 1 - 6, введен И НЕ 7 - 1 О и эле но переключать реж гером со статичес и обратно сигналом менко,6, с. 35 - 39.микросхем в ехнике. Спра 1987, с.,32,ычислитель пользовано 13(Я) 00 иг. 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится кной технике и может быть ровых схем со статичесуправлением и для их обретения является расименения 0-триггера за использования в послетройствах со статичесуправлением. Для этого щий из шести элементов ы еще четыре элемента мент НЕ 1 . Возможим управления 0-тригкого на динамический на входе 16. 5 ил., 1 табл.5 10 15 20 25 30 35 40 45 50 5 Ь 3Изобретение относится к вычислительной технике и может быть использованодля построения цифровых схем со статическим и динамическим управлением и для ихконтроля.Цель изобретения - расширение области применения 0-триггера за счет возможности использования в последовательностных схемах со статическим и динамическимуправлением,На фиг. 1 приведена схема й-триггера;на - фиг, 2 и 3 - схема и условноеграфическое изображение Й-триггера дляконтроля цифровых схем, построенного набазе 0-триггера по фиг. 1; на фиг, 4пример применения 0-триггера по фиг. 2 дляконтроля цифровых схем по методу сквозного сдвигового регистра; на фиг. 5временная диаграмма переключения счетчика в сдвиговый регистр и обратно.0-триггер (фиг. 1) содержит десять элементов И-НЕ 1 - 1 О и элемент НЕ 11, Нафиг. 1 показаны также 0-вход 12, прямой13 и инверсный 14 выходы, С-вход 15, вход16 переключения режима управления,5-вход 17 и Я-вход 18 й-триггера,На фиг. 2 представлен 0 Г-триггер,аналогичный 0-триггеру на фиг. 1, но с двумягруппами входов С,В и Р, Он содержит элементы И-ИЛИ 19, И-ИЛИ-НЕ 20 и й-триггер21. На фиг. 2 показаны входы С 1 - 22,01 - 23, Р 1 - 24, С 2 - 25, 02 - 26, 2 - 27и СЗ - 28. На фиг. 3 приведено условноеобозначение этого 0-триггера 29.На фиг. 4 обозначены 0-триггеры29.1 - 29,п+1, построенные по фиг. 2, первый32 и второй 30 входные комбинационныелогические блоки, второй 39 и первый 40управляющие входы цифровой схемы, выходной комбинационный логический блок 31цифровой схемы, логические выходы 43 и 38цифровой схемы, вход 44 установки в исходное состояние цифровой схемы, вход36 (С 2) сквозного сдвигового регистра,входы 41(П) и 37(Е) сквозного сдвигового регистра, выход 42 сквозного сдвигового регистра. Имеются также входы33 - 35.На фиг. 5 - временная диаграммапереключения счетчика 29.2 - 29.п, образованного Й-триггером, из рабочего режима врежим сдвигового регистра и обратно,Здесь Е/, - напряжение на с-м выходе.В-триггер (фиг. ) работает следующимобразом.Работа осуществляется в одном из трехрежимов: первом - в режиме Я 5-триггера,втором - в режиме В-триггера, чувствительного к фронту синхросигнала на входе15, третьем - в режиме О-триггера, чувствительного к уровню сигнала на входе 15.Возможные режимы работы приведены в-аблице.В первом режиме на управляющемвходе 6 (чувствительность к уровню) 4установлен логический уровень О (строки 1 - 4 таблицы).Предположим, в исходном состоянии триггер находится в нулевом состоянии, когда на выходах 13(Я) и 14 Д) соответственно уровни логического О и 1.Если подать уровень логического О на 5-вход 17 триггера, то через время, равное тср (где тср - среднее время задержки на один вентиль), на выходе 13(Я) появится уровень логической 1. Уровень логического О на выходе 14(Я) появится через время, равное 2 тр (если на выходах элементов 7 и 8 перед этим был уровень логического О), или через Зтср (если был уровень логической 1).Если подать уровень логического О на 17-вход 18 триггера, то через время, равное тср, на выходе 14(ф) появится уровень логической 1, а через время, равное 2 тср, на выходе 13 Я) появится уровень логического О.Во втором режиме на управляющем входе 16 установлен уровень логического О, а на входах 17 и 18 - уровни логических 1 (строки 5 и 6 таблицы).Предположим, в исходном состоянии триггер находится в нулевом состоянии, Для записи единичной информации на вход 12 должен поступать уровень логической . Уровень логического О на входе 16 открывает элементы И-НЕ 7 и 8, поэтому сигнал, поступающий на вход 15 синхронизации, пройдет через элементы И-НЕ 7 и 8 на третьи входы элементов И-НЕ 4 и 6. При положительном фронте сигнала на входе 15 на третьи входы элементов И-НЕ 4 и 6 поступит отрицательный фронт. Во время действия положительного импульса на входе 15 на выходе элемента И-НЕ 6 будет сохраняться уровень логической 1, который не даст триггеру переброситься. И только по окончании действия импульса на входе 15 на выходе элемента И-НЕ 6 появится уровень логического О, который перебросит триггер в единичное состояние. Если перед приходом следующего импульса на вход 15 синхронизации информация на входе 12 сменится на противоположную, т.е, на вход 12 поступит уровень логического О, то на третий вход элемента И-НЕ 5 поступит уровень логического О. С приходом следующего положительного синхроимпульса на вход 15 на третьих входах элементов И-НЕ 4 и 6 сначала появится уровень логического О, в результате чего на их выходах будет держаться уровень логической 1, который не даст триггеру переброситься. И только по окончании действия импульса на входе 15 на всех входах элемента И-НЕ 4 будет присутствовать уровень логической , в результате чего на его выходе появится уровень логического О, который перебросит триггер в нулевое состояние.5В третьем режиме на управляющем входе 16(Е) установлен уровень 1 (строки 7 - 9 таблицы). При наличии на входе 16(Е) уровня логической 1 открываются восьмой 9 и седьмой 1 О элементы И-НЕ. Единичная информация на входе 12 (О), пройдя через элемент И-НЕ 9, заблокирует прохождение синхросигнала с входа 15(С) через элемент 7 на вход элемента И-НЕ 6. Пусть триггер перед этим находился в состоянии Я=О, т.е. на выходах элементов 1,3 и 4 - уровни 0, а на выходах элементов 2,5 и 6 - уровни 1. Под воздействием на вход 15 синхросигнала С на выходе элемента И-НЕ 8 появится отрицательный сигнал и, следовательно, на выходе элемента 4 установится уровень 1, в результате чего на выходе элемента И-НЕ 5 появится уровень 0, который вызовет сменусостояний на выходах элементов И-НЕ 3 и 6. Уровень 0 с выхода элемента И-НЕ 6 перебросит триггер в единичное состояние. Через 1=5 тср после прихода синхросигнала на выходе 13 Я) триггера появится уровень 1.Если теперь подать на вход 12(0) нулевую информацию, то она, пройдя через элементы 11 и 10, заблокирует прохождение синхросигналов С через элемент 8 на вход элемента И-НЕ 4, и, поступив на вход элемента И-НЕ 5, установит на его выходе уровень 1. Под действием синхросигнала С на выходе элемента И-НЕ 6 установится уровень 1, в результате чего на выходе элемента И-НЕ 4 появится уровень 0, который перебросит триггер из единичного состояния в нулевое. В результате через период 1=4 тср после прихода синхросигнала на выходе 13(Я) триггера появится уровень 0.Второй и третий режимы являются основными и используются для реализации контроля цифровых схем методом сквозного сдвигового регистра.Превращение триггера с динамическим управлением в триггер со статическим управлением положено в основу 0-триггера по фиг. 2, который можно использовать в контролепригодных цифровых схемах в качестве элемента памяти,Для этого используются дополнительные элементы 19 и 20 и дополнительные входы 22 - 28, которые позволяют осуществлять счетный режим в 0-триггере по трем счетным входам 22, 25 и 28, первый из которых - вход 22 - йспользуется в рабочем режиме (в составе цифровой схемы), второй вход 25 - для организации сквозного сдвигового регистра. Вход 28 используется для организации режима прозрачности. При подаче высокого уровня на вход 28 0-триггео пропускает информацию с входов 01 или 02 на выходы Я и ф, если при этом на входе 16(Е) установлен уровень логической 1, 50 55 ленной на фиг. 4 цифровой схемь 1 о:к 1,;- вляется методом сквозногоь сдкд овос, гистра. Этот метод предусматривает: ык. логических состояний всех 0-триг срок 29.1 - 29.п+1, сформированных за некоторое число тактов работы цифровой схемы, иа ее выход 42; ввод в каждый из 0-триггеров 29.1 - 29,п+1 произвольного кода после некоторого числа тактов его работы; обеспечение прозрачности каждого из 0-тригге 6Использование динамического 0-триггера (фиг. 2) для построения цифровых схем и реализации их контроля по методу сквозного сдвигового регистра поясня 1 сн на фиг. 5. Приведенная на фиг. 4 цифровая схема содержит входные.32 и 30 и выходной 31 комбинационные логические блоки.Входные комбинационные логические блоки 32 и 30 осуществляют логическую, обработку сигналов, поступающих с входов 33 1 О и 35 цифровой схемы и задают логические воздействия на входы С 1, 0 элементов памяти (О-триггеров) 29.1 и 29,2 цифровой схемы, Сами логические блоки 32, 30 и 31 элементов памяти не содержат. Выходной логический блок 31 отрабатывает сигналы 0-триггеров 29.2 и 29.п и выдает результат на выходы 43 цифровой схемы и на вход 0-триггера 29.п+1.Для реализации цифровой схемой своейрабочей функции каждый из 0-триггеров 20 29.1 - 29.п+1 переводится в режим работы,соответствующий позициям строкам 5 и 6 таблицы (второй режим), На вход 40(Г 1) цифровой схемы задается уровень логической 1, а на вход 39(Г 2) - логический 0. При этом блокируется работа каждого из 0-триггеров 29. - 29.п+1 по входам 25(С 2) и 26(02), служащим для организации сквозного сдвигового регистра, и разрешается работа по входам 22(С 1) и 23(01), В результате каждый из 0-триг геров 29. 1 - 29.п+ 1 является динамическимО-триггером, чувствительным к фронту сигнала на входе 22(С 1) и работает как извест.ный 0-триггер. В частности, 0-триггер 29.1 является независимым (не образующим счетчика или регистра) элементом памяти и обрабатывает сигналы комбинационного логического блока 32, выдавая результат обработки на логический блок 30. 0-триггер 29.п+1 также является независимым элементом памяти. 0-триггеры 29.2 - 29.п образуют счетчик, который считает импул ьсы, 40 приходящие через разные интервалы времени, но обязательно синхронизированные с рабочей частотой прибора. Код счетчика обрабатывается блоком 31 и 0-триггером 29.п+1. В целом же элементы 32, 30, 29.1 - 29 и+1, 31 реализуют основную функцию цифровой схемы, которая формирует в процессе своей работы за какое-то число рабочих тактов определенные логические уровни в 0-триггерах 29.- 29 и+ .Контроль работоспособности и 1 ед гак7ров 29.1 - 29.п+1, т,е. превращение каждого из них и всей цифровой схемы в целом в чисто комбинационную.Для вывода из 0-триггеров 29.1 - 29.и+ записанной в них на каком-то такте информации из них образуется сквозной сдвиговый регистр путем электрического соединения (заложенного при проектировании электрической схемы) выходов 14(Я) 0-триггеров 29.л с входом 26 (02) 0-триггера 29 я+1, а также соединения их входов 25(С 2). Указанные связи нужны только для контроля цифровой схемы и в случае отсутствия необходимости такого контроля могут быть заблокированы.При подаче на входы 39 (Г 2), 40(1) цифровой схемы уровней 1 и 0 ссютветственно блокируется работа каждого из 0-триггеров 29.1 - 29.а+ по входам 22(С 1) и 23(01) и разрешается работа по входам 25(С 2) и 26(02). В результате 0-триггеры "9.1 - 29.п+1 образуют разряды сдвигового регистра, соединенные последовательно. При подаче синхроимпульсов на вход 36(С 2) цифровой схемы информация о состоянии 0-триггеров 29.1 - 29.п+ на некотором такте работы цифровой схемы выдвигается на выход 42 цифровой схемы за и+ такт для анализа и контроля.Вход 34 цифровой схемы может быть присоединен к выходу 0-триггера предшествующей ей цифровой схемы, а выход 42 - к входу 0-триггера последующей цифровой схемы.Для восстановления информации в 0-три ггерах 29.1 - 29.п+1 регистр может быть закольцован.Перед выводом информации какого-то такта из 0-триггеров 29.1 - 29 л+ каждый из них сначала отключается по входам 22 и 23 от выходов комбинационных логических блоков 32, 30 и 31 или других 0-триггеров, а затем (после выдвижения информации) подключается к ним вновь. Для обеспе чения выдвижения достоверной информации на выход 42 необходимо, чтобы, например, при отключении входов 22 и 23 0-триггера 29.1 от блока 32 информация в нем сохранилась, а при его подключении (после сдвига) не была искажена. Это обеспечивается за счет определенной последовательности подачи сигналов на вход 36 (С 2) и входы 39 ( 1/2) и 40 ( Г 1), которая обеспечивает в момент переключения отсутствие перепада с нуля на единицу на выходах элементов 7 и 8 (фиг. 1), и следовательно, исключает потеркг достоверной информации. Например, при отключении входов 22 (С 1) и 23 (О) 0-триггеров счетчика 29.2- - 29 л, которое достигается подачей логического О на вход 40(Г 1) и логической 1 на вход 39(Г 2) цифровой схемы, на вхо,с Ь(С 2) должен обязательно присутствовагь уровень логической 1 (временпаграмма на фиг. 5), Тогда на выходах ,:ечсг,в 7 и 8, т.е. в цепях синхрониза 10 15 20 25 30 35 40 а 5 50 55 8ции разрядов полученного сдвигового регистра либо сохранится прежний уровень 0, либо сформируется отрицательный фронт из 1 в О, который не исказит информации какого-то такта цифровой схемы.Подключение триггеров цифровой схемы (после выдвижения информации из цифровой схемы) к выходам логических блоков 32, 30 и 31 и к входам логического блока 31 необходимо осуществлять во время отрицательного импульса частоты, поступающей на вход 36 цифровой схемы. Тогда момент переключения совпадает с серединой положительного импульса частоты на входе регистра (т.е, на выходах элементов 7 и 8 ,всех триггеров) и после переключения, которое осуществляется подачей логической 1 на вход 40 и логического 0 на вход 39, на выходах элементов 7 и 8 в первом разряде счетчика сохранится уровень 1, а в других разрядах счетчика либо сохранится прежний уровень 1, либо сформируется отрицательный фронт из 1 в О, который не изменит содержимого счетчика. Для ввода в 0-триггеры 29.1 - 29.а+1 необходимой информации осуществляются описанные ранее действия, необходимые для вывода информации, а записываемая информация подается на вход 34 цифровой схемы. Принудительно записанная в 0-триггеры 29.1 - 29.л+ информация может быть использована как тест-посылка для проверки работоспособности комбинационного логического блока 31. Кроме того, в счетчик, образованный 0-триггерами 29,1 - 29.л, может быть записан произвольный код, проверяющий работу счетчика. Такая возможность существенно сокращает число проверяющих слоев теста для контроля схем со счетчиками на динамических 0-триггерах, так как при большой разрядности счетчика и отсутствии доступа с входов цифровой схемы к разрядам счетчика для его проверки необходимо 2" слов теста.Проверка комбинационного логического блока 31, например дешифратора, также требует существенно меньшего числа слов теста, чем в случае его проверки с входов ЗЗ и 35 цифровой схемы, так как имеется непосредственный доступ к его входам с 0-триггеров 29,2 - 29.п,Проверка всех элементов памяти цифровой схемы 0-триггеров 29.1 - 29 л+1 осуществляется путем прогона через образованный ими сдвиговый регистр контрольного кода за 2(п+1) тактов, в то время как для проверки каждого из них с входов 33 и 35 цифровой схемы может потребоваться т тактов, а для всех триггеров т (и+1) тактов, так как доступ для проверки 0-триггеров 29,1 - 29.л+ непосредственно с входов 33 и 35 цифровой схемы потребует потактного воспроизведения всей1587585 Строка16Е Входы Выходы Выполняемая функция Режим работы О х О х О х О х1 о н/о о О 1 о н/о о 1 О о Здпрещенн Установка Установка Хранение Установка по фронту ая комбинация в в "О" Работает кдкЕВ-триггер ХранениеРаботает кдк О-триггер,чувствителвпый к фронту 1/О сигнала нд С-входеРаботает кдкР-триггер,чувствительный куровню сигналана С-входе "Прозрачный" при С1 информации сигнала С О О хО Установка информации1 по уровню сигнала СО Хранение П р и м е ч а ни е.х - безразличное состояние на входе; и/о - неопределенное состояние на выходе. 9предшествующей временной диаграммы работы схемы. Следовательно, использование предлагаемого 0-триггера существенно сокращает. числО контролирующих тест-посылок и повы шает быстродействие контроля.Прозрачность каждого из 0-триггеров 29.1 - 29.п+ обеспечивается подачей высоких логических уровней на входы 41(П) и 37(Е) цифровой схемы. При этом каждый из 0-триггеров 29.1 - 29.п+ повторяет на выходах 14 и 13 состояния на входах 23(01) или 26(02), т.е. ведет себя как комбинационная схема. В результате обеспечивается возможность построения проверочного теста на всю цифровую схему (фиг. 4) 15 как на чисто комбинационную (без элементов памяти), что обеспечивает высокую полноту проверки, сокращает необходимое для проверки число слов теста и повышает быстродействие контроля цифровой схемы по сравнению с использованием известного В-триго гера.Кроме того, выходные сигналы комбинационного логического блока .32 транслируются на выходы цифровой схемы через 0-триггер 29.1, блок 30, 0-триггер 29.2 25 и блок 31, что также сокращает число слов теста и повышает быстродействие контроля.Для того, чтобы использовать предлагаемый 0-триггер для контроля цифровых схем БИС методом сдвигового регистра, необходимо схемотехнически обеспечить отсутствие состязаний между сигналами на входах 02 триггеров и положительным фронтом сигнала С 2. Для этого необходимо, чтобы сигнал на вход 0 поступал раньше, чем на вход С, на величину, равную задержке на элементах И-НЕ 5 и 3 по фиг. 1. Это З 5 условие обязательно для режима с динамическим управлением и не обязательно для режима со статическим управлением, в котором при наличии уровня логической 1 на входе 15 выходы тригера повторяют изменения информации на входе 12.Формула изобретения В-триггер, содержащий шесть элементов И-НЕ, причем выходы первого и второго элементов И-НЕ соединены с первыми входами второго и первого элементов И-НЕ и являются прямым и инверсным выходами й-триггера, выход третьего элемента И-НЕ соединен с первым входом шестого элемента И-НЕ, выход которого соединен с первыми выходами третьего и четвертого и с вторым входом первого элементов И-НЕ, выход четвертого элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и первым входом пятого элемента И-НЕ, выход которого соединен с вторыми входами третьего и четвертого элементов И-НЕ, третьи входы первого и третьего элементов И-НЕ являются 5-входом О-триггера, а вторые входы пятого и шестого и третий вход второго элементов И-НЕ являются Я-входами Й-триггера, отличающийся тем, что, с целью расширения области применения й-триггера за счет возможности использования в последовательностных устройствах со статическим и динамическим управлением, в него введены седьмой, восьмой, девятый и десятыйеэлементы И-НЕ и элемент НЕ, причем выходы седьмого и восьмого элементов И-НЕ соединены соответственно с третьими входами шестого и четвертого элементов И-НЕ, первые входы являются С-входом О-триггера, а вторые входы соединены соответственно с выходами девятого и десятого элементов И-НЕ, первые входы которых являются входом переключения режима управления В-триггера, второй вход десятого элемента И-НЕ соединен с выходом элемента НЕ, вход которого соединен с вторым входом девятого, третьим входом пятого элементов И-НЕ и является 0-входом О-триггера.. Пилипен о комитета по изобретениям и открьМосква, Ж - 35, Раушская наб ьский комбинатПатент, г. Ужгор гг Триге Рф Ьз Тригге роЛ М,ю Тригге раб 33 Составитель А. ДерюгТехред А. КравчукТираж 489 рректор Лдписноеням при ГКНТ ССС4/5