Патенты с меткой «перемножения»

Номер патента: 1231519

Опубликовано: 15.05.1986

Авторы: Коровин, Харалдин

МПК: G06G 7/161

Метки: аналоговых, перемножения, сигналов, четырехквадратного

...генератора 5 периодического треугольного напряжения сравнивается схемой 3 сравнения с нулевым уровнем. На вьгкоде схемы 3 сравнения формируется сигнал типа "Меандр" (фиг. 2), синфазный выходному сигналу дополнительной схемы 4 сравнения (фиг.2,е ) со скважностью импульсов, равной двум.Относительная продолжительностьвыходного сигнала дополнительной схемы 4 сравнения пропорциональна величине первого сигнала-сомножителя свхода 8. Если первый сигнал-сомножитель положительный (фиг. 2 а), то относительная продолжительность меньше0,5, если - отрицательный (фиг. 2 В),то - больше 0,5,Коммутатор 1 в зависимости от значений сигналов на его управляющихвходах подключает на вход фильтра 2один.из сигналов, подводимых к егоинформационным входам....

Номер патента: 1236471

Опубликовано: 07.06.1986

Авторы: Воробель, Гапонюк

МПК: G06F 7/68

Метки: двух, перемножения, последовательностей, число-импульсных

...элемента ИЛИ 8, являющегося выходом двоичного умножителя, определяется выражением Импульсы приращения Йу поступают на первый вход элемента ИЛИ 9, а импульсы приращения Йх, - через элемент 10 задержки на второй вход элемента ИЛИ 9, образуя на его выходе суммарное приращение Йя, равноеЙ,+Йу, (3) Импульсы приращения Йх число-импульсного кода числа х поступают на вход суммирующего счетчика 3. Поэтому текущее значение числа И соответствующее коду счетчика 1, определяется выражениемх Импульсы приращения Йу число-импульсного кода числа у поступают на вход суммирующего счетчика 4. Поэтому текущее значение. числа И, соответствующее коду счетчика 4, определяется выражениемИ= Йу=у (5)оПодставив выражение (5) в (1), а выражение (4) в (2) получаем...

Номер патента: 1242991

Опубликовано: 07.07.1986

Автор: Исаев

МПК: G06G 7/16

Метки: перемножения, сигналов, электрических

...большему периодусигнала-сомножителя (если периодысигналовсомножителей не равны),поступают а раздельный вход третьего трпггера 40. Третий триггер 40переходит в состояние, которое соответствует первому такту работы.Одновременно с началом первоготакта через элемент ИЛИ 43 запускается первый блок 45 временной задержкии четвертый триггер 41 через элементИЛИ 44 переходит в состояние, несоответствующее второму такту. Длительность задержки первого блока 45временной задержки выбирается равнойполовине максимального периода сигнала-сомножителя,По окончашш времени задержкипервыи триггер 38 перерводится в состояние, при котором первый ключ 36открывается, а второй ключ 37 закрывается. Тогда первый нмпульс сблока 35 выделения периода переведетвторой...

Номер патента: 1363247

Опубликовано: 30.12.1987

Авторы: Авгуль, Козюминский, Седухин, Якуш

МПК: G06F 17/16

Метки: матриц, перемножения

...и подаются на входы блока 10 умножения. С выхода блока 10 умножения произведение а Ьпоступает на вход сумма 11 11тора 11, на второй вход которого поступают нули, так какрегистр 9 блока 5, постоянно находится в нулевом состоянии. В результате на первом такте на выходе сумматора 11 формиру 1 ется накапливаемая сумма С = 0 +11 + аЬ , . На втором . такте накапливаемая сумма Сзаписывается в ре 11гистр 9 блока 5, . В блоке 5, аналогично формируется накапливаемая сумма С 2, =О+а 2, Ь . Вблоке 5 с регистров 8 и 7 на входы блока 102 умножения подаются элементы а и12 Ь, соответственно. На выходе сумма 21тора 11 формируется накапливаемая сумма С = С, + а 12 Ь, . На треть-,.2ем такте в блоке 5 , аналогично формируется накапливаемая сумма С э 1э...

Номер патента: 1388906

Опубликовано: 15.04.1988

Авторы: Долгий, Киселев

МПК: G06G 7/16

Метки: аналоговых, перемножения, сигналов

...первого 1 и второго 2 .полевых транзисторов подаются на инвертирующие входы1 ервого 3 и второго 4 операционныхусилителей.Благодаря действию глубокой отрицательной обратной связи через первый 6 и второй 7 масштабные резисторы разность напряжений между инвергирующим и неинвертирующим входамипервого 3 и второго 4 операционныхусилителей близка к нулю, С учетомЭтого напряжения на выходах первого. 3 и второго 4 операционных усилителей соответственно равны:- напряжения на выходах первого 3 и второго 4 операционных усилителей фф 55 - напряжение первого сигнала-сомно." жителя с входа 10; ККси, - проводимости первого 1 и второго 2полевых транзисторов,К 8 - проводимости первого 6 и второго 7масштабных резисторов.Напряжения с выходов первого 3 и...

Номер патента: 1410062

Опубликовано: 15.07.1988

Авторы: Стеченко, Талалуев, Татарников

МПК: G06G 7/16

Метки: высокочастотных, напряжений, перемножения

...сигнал-сомкожитель с входа7 через делитель мощности 1 поступаетна затворы первого и второго полевыхтранзисторов 2 и 3, модулируя сопротивления каналов. Первый сигнат 1-самножитель с входя 8 через симметрчрующий трансформатор 6 с первой и второйвторичных обмоток подается на стокисток первого и второго полевых транзисторов 2 и 3, За счет симметрирующего трансформатора 6 напряжение перного сигнала-сомножителя на стоке иистоке одинаково по амплитуде и противоположно по фазе, Напряжение назатворе при этом равно половине напмряжения исток - сток, поэтому праводимости каналов транзисторов 2 и 3меняются линейно под воздействиемвторого сигнала-сомнажителя, Постоянная составляющая тока в канале пропорциональна произведению...

Номер патента: 1429134

Опубликовано: 07.10.1988

Авторы: Долгий, Киселев, Назаренко

МПК: G06G 7/16

Метки: аналоговых, перемножения, сигналов

...Кср весси, - проводимости первого 1 и второго 2 МОП-транзисторов соответственно.55Подставив в выражение (2) значение проводимостей транзисторов, которые зависят как от параметров транзисторов, так и от напряжений, действующих на их электродах, с учетом идентичности транзисторов, можно получитьц 1 цц(3)Ы)Таким образом, из выражения (3) для выходного напряжения устройства видно,.что в нем отсутствует коэффициент, зависящий от параметров МОП- транзисторов, Это повышает стабильность его коэффициента усиления независимо от внешних условий.Повышение точности работы обеспечивается.за счет компенсации гармоник второго порядка от первого входного и от выходного сигналов в выход" ном сигнале устройства. Компенсация обеспечивается эа счет...

Номер патента: 1474677

Опубликовано: 23.04.1989

Авторы: Назарьев, Соколов

МПК: G06F 17/18

Метки: перемножения, распределения, функций

...где а - начальный шаг алгоритма; 1, при х0;зяп (х) = О, при х=О;-1, при х (О;х - оценка математического ожидаЬния исследуемого процесса нап-м шаге,и соотношенияздп(х-в)=21(х-в)-1, У хФв из (3) и (4) имеют х =а 7. - , )1(х, 3-х" 113) - -1, (5)в где х 1 д 1=х 3. 3 вт.е,бх=а;, т 1(х, з.3-х" Г з.)= - -11,хгде хх=х 1.х;,.Исследуемая последовательность хс входа 10 устройства через ключ 9,стробируемлй синхроимпульсами с выхода генератора 11, поступает на,информационный вход амплитудного селектора 5 и второй информационный входблока 6 выделения максимума,В начальный момент работы в сумматоре 1 записано некоторое число хо,определяемое конкретным использованием алгоритма (5) и формирующее соответствующий уровень селекции в селекторе 5 и...

Номер патента: 1529401

Опубликовано: 15.12.1989

Авторы: Иванов, Стрик

МПК: H03B 19/00

Метки: аналоговых, перемножения, сигналов

...элемента 10, 55Напряжение между базами транзисторов5 и 6К 5Ь Б =Ь 656 1, ф Это же напряжение приложено к базам первого и второго транзисторов 1, 2 и разность выходных токовДП 5 6 1 к 1 к 6Д 1, =Д 1,0 п - = 1- эбыкЧГ 144 где Д 1 - разность токов на первом ивтором входах первого сомножителя;1 н - ток источника 11 тока.Если третий вход второго сомножителя соединен с общей шиной, а сигнал Д 1 поступает на первый и второй вход второго сомножителя, то разность выходных токовД 1 Д 1Д 1ЬыМПри этом базовые токи транзисторов 1 - 6 благодаря высокому коэффициенту усиления дифференциального усилителя 12 не влияют на напряжение ,между вторым и третьим входом второго сомножителя, что способствует увеличению точности перемножения аналоговых...

Номер патента: 1550539

Опубликовано: 15.03.1990

Автор: Киселев

МПК: G06G 7/16

Метки: аналоговых, перемножения, сигналов

...сигналу-сомножителю с входа14, подается на второй вход дополНительного сумматора 9, который обеспечивает получение на выходе разности между сигналом на его первомВходе и сигналом на втором входе.55При применении в качестве блока10 разделения сигналов дифференциального каскада 17 дополнительныйгде Ь -коэФФициент, зависящий от параметров управляемых полевых транзисторов;проводимость первого и второго масштабных. резисторов 5 и 6;напряжения первого и второго сигналов-сомножителей,Формула изобретения Устройство для перемножения аналоговых сигналов, содержащее первую и вторую управляемые проводимости, выполненные на первом и втором управляемых полевых транзисторах соответственно, первый и второй операционные усилители, между...

Номер патента: 1552200

Опубликовано: 23.03.1990

Авторы: Лиходед, Седухин, Соболевский, Якуш

МПК: G06F 17/16

Метки: матриц, перемножения

...подаются нулевые55 значения.На нулевом такте на входы 1 и 3лустройства подаются соответственноОэлемент а,1 и элемент Ь с двумя до- н00 6 5 15522полнительными (ш+1)-м и (ш+2)-м нулевыми разрядами. При этом в вычислительном модуле 5 формируется зна-чение Е= Е+ а Ьц (фиг, 1, 3).На первом такте на входы 1, 1 о,3, и 3 устройства подаются соответственно элементы а, а (Ь 1 , 0,1)1и (Ь 1, О, О) . При этом в вычислительном модуле 5 ц Формируется значение+а, Ъ, в вычислительном моИ (о 1ип - 6 идуле 5 - значение Е,= Е, +а, Ьв вычислительном модуле 5, - значеС ) (о)ние Е, = Е,+ ацЪщ.На втором такте на входы 1, 1, 153 и 3 подаются соответственно ну 1левое значение, элементы а , (с,1,0) и (Ь , 0,1), При этом в вычислительном модуле 5,...

Номер патента: 1705836

Опубликовано: 15.01.1992

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, перемножения

...в регистр 8,1 записывается Ь 11, а через коммутатор 15 под управляющим сигналом в регистр 14,1 записывается а 11, Управляющий сигнал с входа 25 записывается в триггер 22,1.Второй такт, В вычислительном модуле 1.1, В умножителе 17,1 происходит умножение а 11 Ь 11 и записывается в его выходной регистр, э во входные регистры записываются новые исходные данные Ь 12 и а 1 ь Данные а 11 и. Ь 2 с регистров 8,1 и 14.1 перепишутся соответственно в регистры 13,1 и 9.1 В регистр 8.1 записывается а 21, а в регистр 19,1 - Ь 12. Управляющий сигнал С выхода триггера 22,1 записывается в триггер 23,1.Третий такт. В вычислительном модуле 1,1, Произведение а 11 Ь 1 с выхода умножителя 17,1 в сумматоре 30,1 сложилось с нулем и записывается во входной...

Номер патента: 1734104

Опубликовано: 15.05.1992

Авторы: Татур, Фурашов, Якуш, Яцкевич

МПК: G06F 11/00, G06F 15/347

Метки: матриц, перемножения

...структуру Зп - 2 ВБ, каждый из которых содержит четыре регистра, умножитель, сумматор, узел задержки, три информационных входа и три информационных выхода, вход синхронизации, соединенный со всеми ВБ, дополнительно содержит в каждом ВБ два входа управления и два вывода (вход и выход) опроса, входы управления соединены с входными регистрами, которые соединены в узел сдвига с обратными связями, вход и выход которого являются входом и выходом опроса и соединены с соответствующими выводами ВБ, первые входы управления всех ВБ соединены в первый вход режима управления устройством, вторые входы управления нечетных номеров ВБ - во второй вход режима управления устройством, вторые входы четных номеров ВБ - в третий вход режима управления...

Номер патента: 1735867

Опубликовано: 23.05.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: матриц, перемножения

...51, устройства.Устройство при Л = 4 и и2(Фиг. 3) работает следующим образом.Б исходном состоянии регистры 1 чЗО 16 и триггер 17 выцислительного модуля 5;1 устройства находятся в ну"левом состоянии. Организация подачиэлементов матриц Сф, Вг), В) иВ показана на Фиг. 3. На входывторой .группы 2, (х = 1,п), постояннно З 5 подаются нулевые значения, На входыпервой группы 1, (х = 1,п) после по-дачи элементов матрицы также постоянно подаются нулевые знацения.С нулевого по второй такты работы 4 Оустройства осуществляется доставкаэлементов сф и с ф соответственной 1 гв вь 1 цислительные модули 5 и 5путем подачи на входы третьей груйпы3 устройства нулевых значений Ь," ф = 0 (фиг,3, 6), С первого по це 1- )вертый такты работы...

Номер патента: 1774348

Опубликовано: 07.11.1992

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 15/347

Метки: ленточных, матриц, перемножения

...и выходных элементов сц следующая.Элементы аа подаются )(а вход 1 в моменты времени Юпа 1( Л.1).(Л -2)(ца.1)а 1,1=1,цв вць.1,К=1+1-(1 а, 1+Ра; 20 та(= 10 в 1 аа 1 Л (Л .1)(ав.1) ЦЬа 1, 1=2 вацьп,1=1+1-С 1 аа )+Ра, в остальные моменты времени на вход 1 подаются нулевые значения (полагаем а(к=О 25 в слУчае К - О и 1 цп), Возьмем 10= Л 1 а)-Ца Элементы Ьц подаются на вход 2 в моменты времени 1 Ь),1 = Л К+)-ра+1 .со, 1=1,п, /=3(+1-сь, К+рь, в остальные моменты времени на вход 2 ЗО подаются нулевые значения.Элементы сц 1) подаются )(а вход 3 в мо, менты времени(0)Сц( =Л 1 а 1(Л 1)(аа 1)+ац 1=1 п,)=ав 2 ца Ць, 35 (+ра+рь, На вь)ходе 7 устройства формируютсяЫ) элементы сц=.сц в моменты времени1 сц = Л.1+1+ра( Л)+10-1; 40 1=1,п, )=1+2-с 1 а-с...

Номер патента: 1797128

Опубликовано: 23.02.1993

Авторы: Лиходед, Якуш

МПК: G06F 15/347

Метки: матриц, перемножения, потока

...вычислительных машинах и устройствах обработки сигналов для перемножения цепочки матриц. Цель изобретения - сокращение аппаратурных затрат, Поставленная цель достигается тем, что устройство для перемножения М(пхп) матриц содержит 2 п вычислительных модулей, выполняющих основную арифметическую операцию над числами вида с+а Ь, В основу работы устройства положена параллельно-поточная организация вычислений, б ил. Вычислительный модуль 5(фиг.3) содержит первый 9, второй 10 и третий 1 информационные входы, первый 12 и второй 13 разряды настроечного входа, синхровход 14, умножитель 15, сумматор 16, регистры 17, 18 и 19), триггеры 20 и 21, группы элементов И 22, 23, 24 и 25, группы элементов ИЛИ 26,27,28, элемент НЕ 29,...

Номер патента: 1837321

Опубликовано: 30.08.1993

Авторы: Елфимова, Коломейко, Мороз-Подворчан, Петущак

МПК: G06F 15/347

Метки: матриц, перемножения

...15 и 16 и группу сумматоров 17, элемент задержки 14, содержащий (и) последовательно соединенных регистров для выравнивания временных задержек результатов операции, получаемых в процессорных блоках с целью одновременной подачи их в выходные регистры 5. Все выходы регистров блока 14 тактируются единым синхросигналом, поступающим на регистры через каждые и тактов. При этом данные передаются от одного регистра к другому.Блоки устройства соединены следующим образом. ИнФормационные входы устройства 6 и 7 соединены соответственно со вторыми входами мультиплексоров 4 каждого процессорного блока 1.1-1,п и вторым входом узла умножения 3 первого процессорного блока 1.1, входы блока 2 управления 8, 9 и выход 10 соединены соответственно с...

Номер патента: 1839262

Опубликовано: 30.12.1993

Авторы: Выжиковски, Каневский, Клименко, Овраменко

МПК: G06F 15/347

Метки: матриц, перемножения

...умно- жителе 7.3 происходит умножение а 11 Ь 1 з и произведение записывается в его выходной регистр. Во входные регистры умножителя 7.3 записываются а 21 и Ь 11, В регистр 10.3записывается а 11, в регистр 9,3 - а 21, в регистр 15,3 - Ь 11Седьмой такт. В ВМ 1.1 В сумматоре 21,1 происходит суммирование произведений а 21 Ь 12+а 22 Ь 22 и сумма записывается в блок 22.1 регистров, В умножителе 7,1 происходит умножение аз 2 и Ь 2 з и произведение записывается в его выходной регистр. Во входные регистры умножителя 7.1 поступают аз и Ь 31, В регистр 10.1 записывается а 22, в регистр 9.1 - а 1 з, а в регистр 12.1 - Ьз 1, В ВМ 1,2, В блок 22.2 регистров записывается произведение аз 1 Ь 11. В умножителе 7,2 происходит умножение а 12 Ь 22 и...

Номер патента: 1365967

Опубликовано: 10.05.1995

Автор: Вербовецкий

МПК: G11C 11/42

Метки: блок, матриц, оптический, перемножения

ОПТИЧЕСКИЙ БЛОК ДЛЯ ПЕРЕМНОЖЕНИЯ МАТРИЦ, содержащий первый входной оптический регистр, вход которого является первым входом блока, выход оптического регистра связан с входом мультипликатора, оптический сумматор, первый вход которого является вторым входом блока, выход оптического сумматора является выходом оптического блока, оптический преобразователь, блок управления, первый и второй выходы которого подключены к управляющим входам соответственно первого оптического регистра и оптического сумматора, отличающийся тем, что, с целью расширения функциональных возможностей блока за счет возможности перемножения трех матриц в цифровом двоичном парафазном коде, в него введены второй оптический регистр и проекционный блок, причем выход...

Номер патента: 1299362

Опубликовано: 10.05.1995

Автор: Вербовецкий

МПК: G11C 11/42

Метки: изображений, матричных, оптическое, перемножения

1. ОПТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ПЕРЕМНОЖЕНИЯ МАТРИЧНЫХ ИЗОБРАЖЕНИЙ, содержащее первый входной регистр, вход которого является первым входом устройства, и блок управления, первый выход которого подключен к входному регистру, отличающееся тем, что, с целью повышения надежности устройства, в него введены мультипликатор, первый и второй фокусирующие блоки, второй входной регистр, управляемый матричный модулятор, коллимирующий блок, преобразователь, выходной регистр, сумматор, причем выход первого входного регистра связан с входом мультипликатора, выход которого через первый фокусирующий блок связан с информационным входом управляемого матричного модулятора, управляемый вход которого через второй фокусирующий блок связан с выходом второго входного...