Патенты с меткой «исправлением»

Страница 3

Счетное устройство с контролем и исправлением ошибок

Загрузка...

Номер патента: 1431065

Опубликовано: 15.10.1988

Автор: Литвин

МПК: H03K 21/40

Метки: исправлением, контролем, ошибок, счетное

...ошибке устройства. Сброс в "0" триггера 15 произойдет. с приходом следующего импульса иа входную шину 30 после запуска формирователя 13 в результате исчезновения сигнала "1" с третьего входа элемента И 23, так как счетчик 4 будет иметь не "нулевоесостояние, и на выходе элемента И 27 будет сигнал "0"Пусть с приходом очередного импульса на входную шину 30 счетчики установились в состояния, соответствующие строке 52=2, и после установления триггера 14 в "1", сброса в "0" счетчика 2=1, добавления "1" в счетчики 4 и 5 по импульсу формирователя 12 и перезаписи информации со счетчика 4 в счетчик 2=2 по импульсу формирователя 13 состояния счетчиков 2=2 и 4 стали неодинаковы. При этом на инверсном выходе блока б присутствует сигнал "1",...

Устройство для декодирования информации с исправлением ошибок

Загрузка...

Номер патента: 1505451

Опубликовано: 30.08.1989

Авторы: Иоширо, Тадао, Тсунео, Шунске

МПК: H03M 13/21

Метки: декодирования, информации, исправлением, ошибок

...кодом СКС н канале О, Фиг,З, ицтернд 1 из 8 битовдля дальнейшего расширеция функции, 3517 бцтд четности Р и 104 бита четцости Ц третьего кода Гида-Соломона.Общая ш 1 формдция одного сектора может ныб 11 рдться вместе в декодере,Нд Фцг,4 показацо расположениеодного сектора, Левый и правый каналысоответствуют дец 1 цым образца н левоми прдном кдцалдх стереофоцическихзвуКоных ддцць 1 х, Б каждом кацдле однослоно сос:тоит из 16 битов, 1 - цдимецьший зцдчимый бит, М - цдибольшийэцачимый бцт, Для стереофоцическихзвуковых ддццых бх 2 х 2=24 битов запцсдцы н ицтерндле, который указансц 1 хроццзирушщим сигцдцом цикла ф В 50связи с этим при записи цифровых дяццых н Формдте того же сигцдла (Фцг,1)н ниде стереофоцических звуковых даццых од 1 ш...

Устройство декодирования бчх-кодов с частичным исправлением ошибок

Загрузка...

Номер патента: 1522413

Опубликовано: 15.11.1989

Авторы: Дмитриев, Житков, Лицын, Портной

МПК: H03M 13/13

Метки: бчх-кодов, декодирования, исправлением, ошибок, частичным

...а В (г, ш) -код В (г, ш) с одной вычеркнутойкоординатой.Теорема, Код БЧХ длины 2 - 1 сконструктивным расстоянием й =2 ++ 3 является подкодом кода В(ш-З,ш).Доказательство. Рассмотрим циклический код В(ш,ш). Как известноФэкод К (ш-З,ш) задается корнями видаЫ, где .двоичное представление ББимеет вес Хэмминга 1 или 2, Я2 д -1.Покажем, что все циклические классы,на которые разбиваются такие числа 8,порождаются представителями вида2 + 1( 1ш/2) иединицей.Веса двоичных представителей чисел,лежащих в одном циклотомическом классн по:модулю 2 - 1, равны, поэтомутвсе четные веса 2 лежат в классах спредставителями вида 2 +1, где1 ш 1, Но+ 3 задается корнями ЫУ , гдеь 1211=1,22 - + 1, и так как корни, задающие БЧХ-код, содержат корникода...

Запоминающее устройство с исправлением дефектов и ошибок

Загрузка...

Номер патента: 1536445

Опубликовано: 15.01.1990

Авторы: Комаров, Кузнецов, Кухарев, Трофимов

МПК: G11C 29/00

Метки: дефектов, запоминающее, исправлением, ошибок

...более,двух дефектов, то гарантируется запись информации в согласованном с дефектами виде не более чем за три цик,ла записи считывания,При считывании информации с шин 23в накопитель 22 поступает код адреса.а шину 35 поступает сигнал считывания и информация с выхода 21 черезпервый коммутатор 9 поступает на вхо-,ды блока 10 и записывается в него припоступлении соответствующих сигналовпо шинам 27,ОЗатем на входы 27 поступают сигнаЛы вывода скорректированной.информации (исправляется один сбой, возникший при хранении информации в накопителе). Информация поступает на входы 15 блока 11 сумматоров по модулю два, в сигналы адресных информационных разрядов поступают через второй коммутатор 13 при поступлении сигнала по шине 31 на адресные входы...

Запоминающее устройство с исправлением ошибок

Загрузка...

Номер патента: 1539845

Опубликовано: 30.01.1990

Авторы: Бурик, Кис, Плясов

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...и И-НЕ 17.40Корректор 7 содержит в каждом разрядетри элемента НЕ 18-20 и .один элементИ-ИЛИ 21Устройство работает следующим обРазом.Цикл записи разбивается на 2 полуцикла: полуцикл записи и полуцикл считцвания. В первом полуцикле произво"дится запись информации, поступающейпо входаи 8 в блок 1 памяти, а во50втором полуцикле " считывание записанного в первом полуцикле числа. Считанная информация сравнивается в блоке2 с записанной, которая в полуциклесчитывания еще удерживается на входах 55Ь, и результаты поразрядного сравнения с блока 2 поступают на входы блоков 3 и 4 приоритета. Один из этих блоков, например блок 3, определяет только один младший из двух отказавших разрядов, а блок 4 выделяет старший из двух отказавших разрядов. Если...

Запоминающее устройство с исправлением ошибок

Загрузка...

Номер патента: 1585835

Опубликовано: 15.08.1990

Автор: Урбанович

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...сдвига 24, которая с каждым новым тактовым импульсом передвигается к последующему соответствующему разряду регистра, Между первым и вторым тактовыми импульсами происходит считывание кодового слова из блока памяти, запись его в регистр 5 по заднему фронту сигнала на выходе 25 регистра 24, Кроме того, кодовое слово через коммутатор 6 попадает в блок 14 обнаружения ошибок, Если в считанном блоке ошибок нет, о чем свидетельствуют нулевые сигналы на выходах 18 и 19 блока 14, то по приходу второго тактового импульса на выходе 40 элемента ИЛИ 32 вырабатывается сигнал окончания цикла и обнуления регистров 5 и 24, При этом на выходах 17 блока 14 - нулевые сигналы, Информационные символы проходят на выходы 35 устройства через блок 23...

Счетное устройство с исправлением сбоев

Загрузка...

Номер патента: 1598164

Опубликовано: 07.10.1990

Авторы: Драгунов, Ильенков

МПК: H03K 21/40

Метки: исправлением, сбоев, счетное

...элементы И 1 и 2 и поступают на счетный вход счетчиков 5 и 6 соответственно, При отсутствии сбоев в последующих тактах сигналы на выходахдетекторов 7, 8, 12 сбоя, ВЯ - триггеров 10 и 11 и инвертора 13 не изменяются, и сигналы на выходах группы 14 элементов И соответствуют коду, в котором работают счетчики 5 и 6, На временной диаграмме (фиг,2 и 3) описанный процесс соответствует первым семи счетным импульсам на шине 15.При сбое в одном из счетчиков 5 и 6 на его выходах появляется запрещенная комбинация сигналов. На фиг.2 в качестве примера сбоя показано появление "1" на двух выходах Оз и 04 счетчика 5 после восьмого счетного импульса, На выходах детекторов 7 и 12 сбоя сигнал становится равным "1", Выходной сигнал детектора 7 через элемент...

Запоминающее устройство с обнаружением и исправлением ошибок

Загрузка...

Номер патента: 1603440

Опубликовано: 30.10.1990

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...памяти 2.1, 2.2, , 2.в+1. Блок 7 передает на информационные входы модулей памяти через группу элементов ИЛИ информацию с регистров 4, блокируя при этом одно из слов, которое замещается подлежащим записи словом, поступающим с блока 6. Группа элементов ИЛИ 8 выполняет функцию обьединения информации, поступающей с блоков 6 и , в процессе записи нового слова информации и регенерации (перезаписи)5 10 20 2530 35 40 45 50 Дешифратор 9 в соответствии со старшими (или младшими) ц-разрядами адреса, поступак щими на его вход, управляет порядком считывания и записи (регенерации) информации,Группа элементов НЕ 10 инвертирует выходы 1, 2, и дешифратора 9 с тем, чтобы обеспечить такое управление блоком 7, при котором одно слово информации...

Запоминающее устройство с обнаружением и исправлением ошибок

Загрузка...

Номер патента: 1644232

Опубликовано: 23.04.1991

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...режиме "Запись" поступающие на группу 12 входов устройства слова. информации, содержащие М двоичных разрядов, преобразуются в блоках 1,1, 1.2 1.г в г слов по Я разрядов, которые записываются в ячейку блока 2 памяти, адресуемую в соответствии с кодом на входах 14 и 15 устройства, Старшие разряды кода адреса (входы 15) через дешифратор 9 выбирают столбец матрицы микросхем памяти, а мледшие разряды кода адреса (входы 14) - ячейку памяти выбранных микросхем. Информационная избыточность на этапе запи- си и хранения слов в блоке 2 памяти, образованная блоками 1 кодирования, используется в дальнейшем для обнаружения, исправления и диагностики ошибок в процессе считывания информации.В режиме "Считывание" производится выборка слова иэ блока 2...

Динамическое запоминающее устройство с исправлением ошибок

Загрузка...

Номер патента: 1665406

Опубликовано: 23.07.1991

Авторы: Красноперов, Поликанов, Четвериков

МПК: G11C 29/00

Метки: динамическое, запоминающее, исправлением, ошибок

...43, чем устанавливаетгналы выборки строк и столбцов в сооттствующих накопителях в состояние логи 1665406ческой единицы, соответствующее неактивному состоянию сигналов,Рассмотрим случай, когда обращение к устройству по считыванию происходит во время проведения регенерации в первом накопителе 2. В этом случае считанная информация с выходов второго и третьего накопителей 5 и 10 поступает на первые входы соответственно блока контроля 6 и блока 11 контроля, в которых производится контроль Считанной информации по модулю два с учетом контрольной свертки адреса, поступающей на вторые входы блоков контроля. Введение в систему контроля устройства Контрольной свертки адреса позволяет Схватить контролем адресные цепи устройСтва и тем самым...

Запоминающее устройство с исправлением ошибок

Загрузка...

Номер патента: 1667156

Опубликовано: 30.07.1991

Авторы: Алексеев, Жучков, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...построчного кон) роля поступают для анэли.а В блок аб аружения ошибок 11 (фиг,2).В случае, если В сумме будут с одер)каться одни О и при отсутствии ошибок построчного контроля, не Вырабатывается сигнал корректируемай 14 или неисправимой )шибки 15 Опрос ашгбки фогмируется счетчикам 19 в режиме счгтывэнния В конце прохОждения массива гнфармэции и падэется В блок Обнаружения ащфок 11. При отсутствии ошибок или в .;учае сигнала неиспрэвимсгй ошибки повто,)ое считывание С КООРЕкЦИЕИ ИгфаамаЬ 1 И Не ПРОИ,)ВОЦИТ- ся, Неиспрэв 4 мэя а 1 и 1 О;э бываег Двух Видав; 8 сли кОличестВО едииц В сумме мэссиВВ2 если Отсут"ТВ 1 ют ециницы в сумме и имеется ошибка Осгрочного контроля состояние "1" трипера 261, Два Вида неисправности ОбьеДинягатся В...

Оперативное запоминающее устройство с исправлением ошибок

Загрузка...

Номер патента: 1674269

Опубликовано: 30.08.1991

Авторы: Галка, Крамской, Хоменко, Черкасов

МПК: G11C 29/00

Метки: запоминающее, исправлением, оперативное, ошибок

...аналогична записи в первом режиме. При чтении информация, считываемая из дополнительного накопителя 4, которая представляет собой контрольный код ранее записанной в ОЗУ информации при условии, что запись выполнялась в четвертом режиме, через регистр 10 контрольных разрядов, мультиплексор 8 и формирователь 2 выходных сигналов передается на информационнук) магистраль,Таким образом, в четвертом режиме имеется возможность проверки формирователя 5 контрольного кода путем проверки правильности считываемых из ОЗУ контрольных кодов, соответствующих ранее записанной информации, Поскольку информация, хранимая в основном накопителе 3, не влияет на считываемую из ОЗУ информацию, состояние выходов 13 и 16. регистра 6 режима значения не...

Устройство для декодирования с исправлением ошибок

Загрузка...

Номер патента: 1797165

Опубликовано: 23.02.1993

Автор: Карпухин

МПК: H03M 13/02

Метки: декодирования, исправлением, ошибок

...сравнения 174, с первого по третий регистры 175, 176, 177, схему ИЛИ 178 счетчик 179 и с первого по третий вентили 180, 181, 182, На фиг. б обозначены также первые информационные входы 183 - 185; управляющие входы 186, 187, вторые информационные входы 188190, первые выходы191193, вторые выходы 194196,Блок 11 исправления ошибок включает в себя (фиг, 7) три узла по числу исправляемых ошибок, каждый из которых содержит с первого по восьмой сумматоры 198,205, первый, второй и третий вычитатели 206,207, 208, первый второй и третий преобразователи кода 209, 210, 211, На фиг. 7 обозначены также с первого по девятый входы212221 и выход 221 первого узла, с первого по девятый входы 2222.230 и выход 231. второго узла и с первого по девятый...