Цифровой интерполятор

40098 вертого элементов И соединены с выходом третьего элемента задержки, а выходы этих элементов - с третьими выходами блока управления,Изобретение относится к автоматике и вычислительной технике и может быть применено в устройствах вывода графической информации, а также в системах числового программного управления оборудованием.5При машинном построении чертежей часто необходимо чертить аксонометрические и изометрические виды деталей, содержащих круглые отверстия, валы, втулки и другие компоненты, имеющие круглые и цилиндрические поверхности. Проекции этих деталей имеют эллиптические линии.Эллиптические ннтерполяторы используют. ся при обработке на станках с программным управлением эллиптических профилей и контуров.Известны цифровые интерполяторы, содер. жащие накапливающие сумматоры, коммутаторы, счетчики, генераторы импульсов, логические схемы, блок управления, связанный с другими узлами и интерполятора 11,Однако они интерполируют окружность, но не могут интерполировать эллипс. Кроме того, они имеют значительную методическую погрешность работы, вызванную особенностью алгоритмов, положенных в их основу (выбор очередного шага по знаку оценочной функции).Наиболее близок к предлагаемому по тех. нической сущности круговой интерполятор, содержащий накитливающий сумматор, входы ЗО и выходы которого соединены соответственно с выходом коммутатора, первым входом интерполятора и входом блока управления, соединенного своими выходами с первым входом коммутатора, выходами интерполя- З 5 тора и входами счетчиков, выходами подключенных к вторым входам интерполятора, выходы которых соединены с вторыми входами коммутатора. Интерполятор содержит блок вычисления разности, под О ключенный входами к выходам обоих счетчиков, а выходом - к третьему входу коммутатора, Его методическая погрешность в два раза меньше вышеупомянутых и составляет .полшага интерполяции 12). 45Однако известный интерполятор обладает ограниченными функциональными возмож. ностями, в частности, он не может выпол 2нять цифровую эллиптическую интерполяцию.Цель изобретения - расширение функциональных возможностей путем обеспечения цифровой эллиптической интерполяции,Поставленная цель достигается тем, что в цифровой интерполятор, содержащий блок управления, блок вычисления разности и последовательно соединенные счетчики текущих координат, первый коммутатор и пер. вый накапливающий сумматор, второй вход которого подключен к первому входу цифрового интерполятора, а выход - к перво. му входу блока управления, соединенного первым выходом с управляющим входом первого коммутатора, а вторым - с первыми входами счетчиков текущих координат и выходом цифрового интерполятора, выходы счетчиков текущих координат через блок вычисления разности подключены к третьему входу первого коммутатора, введены первый и второй регистры, второй коммутатор, второй накапливающий сумматор и элемент И, выход которого соединен с вторым выходом цифрового интерполятора, а второй вход - со вторым выходом блока управления, выход второго накапливаю. щего сумматора подключен к второму вхо. ду блока управления, третий выход которой соединен с первым входом второго коммутатора, второй и третий входы которого соединены с выходами первого и вто. рого регистров, атретьи входы блока управления являются вторыми входами цифрового интерполятора, третьи входы которого соединены со входами первого и второго регистров, четвертый вход соединен с вторым входом второго накапливающего сум. матора, а пятые входы - со вторыми входами счетчиков текущих координат.Блок управления содержит генератор импульсов, два пЕреключателя, три элемента задержки, Йб -триггер, четыре элемента И и элемент ИЛИ, первый вход которого соединен с вторым входом блока и через первый элемент задержки с В входомЙ 5 -триггера, й -вход которого подключен к второму входу блока управления, а прямой выход - к первым входам первого1140098 с двумя входами, причем разрядные вы.ходы этого сумматора смещены в сторонустарших разрядов, а на место младшегоразряда подается низкий уровень напря жения ("0"), если операции в первом накапливающем сумматоре 1 выполняются вдополнительном коде (если в обратном коце,младший разряд подключен к знаковомуразряду), Вход переноса младшего разряда 1 О комбинационного сумматора 25 связан свысоким уровнем напряжения ("1").Коммутатор 3, (фиг. 4) содержит иакаждый разряд три элемента И.26 и одинтрехвходовый элемент ИЛИ 28. Причем его 15 входы связаны с выходами элементов И26 и 27, входы которых в свою очередь соединены соответствующими входами, а так.же с управляющими шинами первого входа коммутатора 3. Второй коммутатор 20 имеет два управляющих и два информационных входа, т.е. третий элемент И в каж.дом разряде из схемы исключен.Величины задержек 1 ипервого и второго элементов задержки выбираются больши.25 ми времени сложения сумматоров 1, номеньшими половины периода следованияимпульсов от генератора 24.Разрядность сумматоров 1 и 9 и счет.чиков 5 и 11 выбирается в зависимости ЗО от величины р (большая полуось эллипса).Ниже приведены рекуррентные соотноше.ния, составляющие алгоритмы работы нредлагаемого ннтерполятора (конкретиэированные для первого полуквадранта первогоквадранта при движении против. часовойстрелки) .Е,.+2 г +1 , ЕСли Е;СО, если О. сОО; ЪО,и второго элементов И, вторые входы которых соединены с выходом генератора импульсов, а третьи входы - через первый переключатель с первым вхоцом блока управления, выходы первого и второго элементов И подключены к вторым выходам блока управления и через второй и третий элементы задержки и второй переключатель к первым выходам блока управления, вто. рой выход второго переключателя соед.нен со вторым входом элемента ИЛИ, второй вход блока управления подключен к первому входу третьего элемента И и через элемент НЕ к первому входу четвертого элемента И, вторые входы третьего н четвертого элементов И соединены с выходом третьего элемента задержки, а выходы этих элементов - с третьими выходами блока управления.Данная конструкция интернолятора обеспечивает цифровую эллиптическую интерпо ляцию на базе крутовой интерполяции пу. тем прореживания управляющих импульсов но одной из координат (например, по у ).На фиг. 1 приведена структурная схема предлагаемого интерлолятора; на фиг, 2 функциональная схема блока управления; на фиг. 3 - функциональная схема блока вычисления разности; на фиг, 4 - функцио. нальиаясхема коммутатора; на фиг. 5 временные диаграммы сигналов в основных узлах интерполятора; на фиг. 6 - траектория эллиптической интерполяции.В пре 1 щагаемый интерполятор входит (фиг. 1) первый накапливающий сумматор 1, блок 2 управления, первый коммутатор 3, блок 4 вычисления разности, первый счетчик 5, двувходовый элемент И 6, первый 7 и второй 8 регистры, второй накапливающий сумматор 9, второй коммутатор 10 и вто О рой счетчик 11.Интерполятор имеет управляющие входы "Пуск" и "Стоп" связанные с одноименными входами блока 2 управления, содержащего (фиг: 2) триггер 12, первый 13, второй 14 45 и третий .15 элементы задержки, переключатедь 16 направления движения (по илн против часовой стрелки), переключатель 17 номера полуквадранта, элемент НЕ 18, два двувходовых элемента И 19 и 20, 5 О элемент ИЛИ 21, элементы И 22 и 23, а также генератор 24 импульсов.Переключатель 16 направления движения и переключатель 17 номера полуквадранта содержат по одному двухпозиционному пе- . 55 реключателю на три направления каждый.Блок 4 вычисления разности (фнг. 3) состоит из комбинационного сумматора 25где 1: О, 1, 2,х 11х г,.- номер такта (шага) интерполяции;интерполяции;- начальная точка интер.пол яции; 5 - текущие содержимыейервого 1 и второго9 накапливающих сумматоров, соответственно;10 - текущие содержимыепервого 5 и второго 11счетчиков соатветственно;я;, у; - текушие координаты 15эллиптической интерполяции, задающиетраекторию;Р, - длины большой и малой полуосей эллипса, 20измеренные в шагахинтерполяции;Г 1;, - оператор взятия целойчасти величины, на.ходящейся в скобках. 25Перед началом работы триггер 12 в блоке 2 управления должен быть сброшен в"0", в первый 5 и второй 11 счетчики заносятся координаты начальной точки х, и Юсоответственно, а в первый 1 и второй 9 30накапливающие сумматоры Й и-- г )гсоответственно, Кроме того, в первый 7 ивторой 8 регистры заносятся величины -гн (й соответственно.В дальнейшем интерполятор работает потактам, начиная после появления сигнала"Пуск", поступающего на элемент 13 задержки и через элемент ИЛИ 21 на выход блока2 управления.Запускается первый коммутатор 3, который лодсуммирует к содержимому первогонакапливающего сумматора 1 величину2(г -х )+ 2, получаемую на блоке 4 вычисления разности. На этом заканчиваетсяподготовка начального значения45Спустя некоторое время, задаваемоеэлементом 13 задержки ( 7 ъ 1,),сигнал "Пуск" появляется на входе Бтриггера 12 и, устанавливая его в "1",разрешает прохождение первого и последуюших импульсов от генератора 24 импульсов на входы первого 22 н второго 23элементов И.Допустим необходимо воспроизвести дугуэллипса, находящуюся в первом полуквадранте (против часовой стрелки),В каждом такте сигналы, приходящие сознакового разряда первого сумматора 1(;30 или Е,( О), поступают через переключатель 16 направления движения,элемен.ты И 22 и 23 в блок 5, а через элементы 14 и 5 задержки и переключатель 17номера квадранта:первый и далее в блок 3.Сигналы на втором выходе увеличиваютна "1" содержимое второго счетчика имогут уменьшить на "1" содержимое первого счетчика в зависимости от знака содержимого первого сумматора 1 (еслиЕ,.з О, то уменьшают на "1", если Е;(Оне изменяют),Сигналы с первого выхода первого блока управления поступают на управляюшийвход первого коммутатора 3, разрешаяподсуммирование к содержимому первогосумматора 1 либо (.2 х; 1), либо(2 г, +1), либо 2(г - х, .)+2 по соот.ветствующим входам. Этим производитсякорректировка оценочной функции В;Вычисление величины ( г - х) производится с помощью блока 4 вычисленияразности, а точнее, с номощью комбинационного сумматора 25. При этом на входпереноса младшего разряда подается "1"а умножение на два осушествляется засчет смещения влево на один разряд (разрядник) выходов при подключении сумматора 25 к первому коммутатору 3.Импульс поступающий на вход первогосчетчика 5, является выходным импульсомно выходу (координата х ) цифровогоинтерполятора, а такой же импульс навходе второго счетчика 11 проходит на выходе (координата у ) интерполятора нево всякий такт, а только в случаееслиэлемент И б открыт. Он управляется знаком содержимого второго сумматора 9,В каждом такте это содержимое обновляется под унравлением первого 19 и второго 20 элементов И блока управления 2в зависимости от сигнала по второму входу9, поступающего на один иэ входов каждого иэ этих элементов либо непосредственно, либо через элемент НЕ 18. Такимобразом, в конце каждого такта через вто.рой коммутатор 10 к содержимому второ.го сумматора 9 подсуммируется либоиз первого 7, либо " - " из второго 8 регистров. Содержимые этих регистров поступают на входы второго коммутатора 10и проходят через элементы И 26 и ИЛИ 28.Количество тактов задается внешней схемой (не показана), которая в определенныймомент (например, при достижении траек.торней заданной точки на плоскости) выдаетсигнал "Стоп", Он поступает на вход триггера 12, который, устанавливаясь в "0", запрещает дальнейшее прохождение импульсов(тактов) с генератора 24 импульсов на всевыходы блока 2 управления.На фиг. 5 дана временная диаграмма работы интерполятора (при движении против часовой стрелки в, первом полуквадранте первого квадранта) для конкретно.о выполнения при й:11, : 7, ,=11 и ,=О.Методическая погрешность цифровой зллип. 1 О твческой интерполяции, как видно из траектории движения рабочего органа для случая Р= 11 ф:7 (фиг. 6), не превышает одного вага интерполяции. Цифровой интерполятор может быть построен на интегральных микросхемах, в томчисле в виде СИС и БИС,Использование предлагаемого цифровогоннтерполятора позволяет по сравнениюсбазовым объектом, в качестве которого выбран прототип, ускорять, например, построение аксонометрических и изометрических видов круглых деталей в 2,7 - 3;0 раза, вцелом ускоряя процесс построения чертежейна 20 - 25%.В случае использования станков с программным управлением аналогично повышается нх производительность,1140098 Составитель И. Швец Теяред С,Иигунова Редактор Л. Пчелинская ректор В, Вутя каз 263/3 130 иал ППП "Патент", г. Ужгород, ул. Проектная, 4 И Государствделам иэобреосква ЖТираж Вб 3 Подписноеенного комитет СССРтений и открытийРаушская иаб., д. 4/5