Способ преобразования последовательностей прямоугольных импульсов и устройство для его осуществления

(46) 30.03,92. Бюл, М 1271) Самарский политехнический институт им. В.В.Куйбышева(56) Авторское свидетельство СССР М 1243119, кл. Н 03 К 5/19, 1983,Авторское свидетельство СССР М 1622931, кл. Н 03 К 5/156, 5/153, 1988. (54) СПОСОБ ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ(57) Изобретение относится к обработке сигналов и может быть использовано для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую. Цель изобретения - повышение точности преобразования в динамическом режиме ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР за счет учета уровней импульсов входных последовательностей всех разрядов при одновременном повышении помехоустойчивости за счет коррекции уровней импульсов входных последовательностей в каждом такте преобразования - достигается тем, что в каждой последовательности импульсов в каждом такте преобразования корректируют уровень импульса в одном из трех тактов этой последовательности с учетом уровней импульсов в соответствующих трех тактах последовательностей импульсов всех более старших разрядов, Устройство для реализации способа содержит распределитель 2 импульсов, О-триггеры 3-5, 9-11, элемент 12 задержки, мажоритарный элемент 13, коммутатор 14, инвертор 15, элементы ИСКЛЮЧАЮЩИЕ ИЛИ 16 - 18, коммутаторы 19 - 21, формирователь 22. 2 с.п. ф-лы, 4 ил.На фиг, 1 изображена функциональная хема устройства, реализующего способ; на иг. 2 - функциональная схема преобразоателя для преобразования одной последовательности импульсов; на фиг. 3 - импульсные сигналы, включающие в себя последовательность тактовых импульсов, подаваемую с шины тактовых импульсов, входную последовательность импульсов Одного из разрядов и последовательности сигналов, формируемые на выходах распределителя импульсов; на фиг. 4 - функциональная схема включения устройства в тракт преобразования аналоговых сигналов в цифровые.Способ состоит из нескольких последовательных идентичных преобразований, осуществляемых за Й тактов, где ч - число тактов во входных последовательностях.Любой -й такт преобразования для каждой К-й входной последовательности состоит из следующих операций:1) задерживают на один такт ( - 2)-й импульс 1-й входной последовательности;2) задерживают( -1)-й импульс М-й входной последовательности на один такт;3) принимают -й импульс 1-й входной последовательности;4) если уровни импульсов ( - 2)-го, ( - 1)-го, -го тактов входной последовательности ф+ 1)-го разряда не равны между собой, то выделяют тот такт, уровень импульса на котором отличается от уровней двух других импульсов, и на время действия -го такта, до сравнения уровней ( - 2)-го, ( - 1)-го, -го импульсов входной последовательности 1- го разряда, заменяЮт уровень импульса в выделенном такте входной последовательности К-го разряда на инверсное значение уровня импульса -го такта выходной последовательности (К+ 1)-го разряда;5) если уровни импульсов ( - 2)-го, (- 1)-го, -го тактов входной последовательности (К+ 1)-го разряда равны между собой, то на время действия -го такта, до сравнения уровней ( - 2)-го, ( - 1)-го, -го импульсов входной последовательности К-го разряда, заменяют уровень импульса входной последовательности К-го разряда в выделенном ранее (в последний раз) такте при преобразовании входных последовательностей более старших разрядов(с М-го до(1+2)-го) ча значение уровня импульса -го такта выходной последовательности (К+ 1)-го разряда. Если при преобразовании входных последовательностей всех более старших разрядов (с М-го до (К + 2)-го) операция выделения такта (по четвертой операции способа) не производилась, то замену одного из уровней ( - 2)-го, ( - 1)-го, -го тактов входной. Изобретение относится к обработкесигналов и может быть использовано для сподавления помех в трактах преобразова- фния сигналов из аналоговой формы в цифро- ввую. 5Известны способ преобразования последовательности прямоугольных импульсов напряжения и устройство для егоосуществления, заключающиеся в мажоритарном преобразовании в каждом такте 10трех последовательно расположенных импульсов.Известно устройство для преобразования последовательности импульсов, в котором после мажоритарного преобразования 15трех последовательно расположенных импульсов входной последовательности заменяют уровень второго из них на уровеньсформированного в данном такте выходного импульса. 20Известны способ преобразования последовательностей прямоугольных импульсов и устройство для его осуществления,которые выбраны в качестве прототипа, изаключаются в мажоритарном преобразовании в каждом такте трех последовательнорасположенных импульсов в последовательностях всех разрядов и замене в каждом разряде на время одного такта уровняодного из трех входных импульсов на инверсное значение выходного импульса последовательности ближайшего старшегоразряда, если уровни трех импульсов входной последовательности этого разряда неравны между собой. 35Недостатками прототипа являются недостаточная точность преобразования в динамическом режиме, когда за три тактапроисходит полезное изменение уровнейимпульсов в трех или более соседних разрядах, и недостаточная помехоустойчивость,вызванная тем, что помеха может одновременно влиять на уровни импульсов в трехили более последовательных разрядах,Цель изобретения - повышение точности преобразования в динамическом режиме и повышение помехоустойчивости,Использование изобретения позволяетулучшить качество измеряемой или передаваемой информации. 50Сущность изобретения заключается втом, что в каждой последовательности корректируют уровень импульса в одном изтрех тактов этой последовательности с учетом уровней импульсов в соответствующих 55трех тактах последовательностей импульсов всех более старших разрядов, а не одной последовательности ближайшегостаршего разряда, как в прототипе.10 15 20 25 30 35 40 45 50 55 последовательности К-го разряда не производят;б) сравнивают(1-2)-й,(1-1)-й, 1-й импульсы входной последовательности М-го разряда;7) формируют 1-й импульс выходной последовательности 1-го разряда;8) корректируют (заменяют) один из уровней импульсов (1 - 2)-го, (1 -1)-го или 1-го тактов входной последовательности(К)-го разряда по четвертой или пятой операцииспособа.Операции задержки (1 - 2)-го, (1 - 1)-го и приема 1-го импульсов осуществляются для всех М входных последовательностей синхронно во времени и заканчиваются до сравнения уровней импульсов (1 -. 2)-го, (1 - 1)-го,1-го тактов входной последовательности са-мого старшего М-го разряда,Устройство для осуществления способа приведено на фиг. 1 и состоит из М идентичных преобразователей 1, каждый из которых используется для преобразования лищь одной последовательности импульсов и располагается в одном разряде.В преобразователе 1 К-го разряда, приведенном на фиг. 2, распределитель 2 импульсов своими первыми тремя выходами соединен с соответствующими синхронизирующими входами (С-входы) трех 0-триггеров 3 - 5, информационные входы (О-входы) которых объединены и являются входом преобразователя 1, соединенным с информационной шиной Х, Вход распределителя 2 импульсов соединен с шиной Т тактовых импульсов. Прямые выходы О-триггеров 3-5 соединены с первыми входами коммутаторов 6 - 8 соответствен но, выходы которых соединены с. 0-входами О-триггеров 9-11. С-входы О-триггеров 9 - 11 объединены и соединены через элемент 12 задержки с четвертым выходом распределителя 2 импульсов, Прямые выходы О-триггеров 9- 11 соединены с соответствующими выходными шинами переноса ак, Ьк, ск. Выход мажоритарного элемента 13 соединен с выходной шиной у, Вторые входы коммутаторов 6 - 8 объединены и соединены с выходом коммутатора 14, второй вход которого соединен с выходом инвертора 15, а первый вход - с входной шиной суммарного переноса ук+, которая соединена с выходной шиной преобразователя 1 ближнего старшего (К+ 1)-го разряда. Входная шина суммарного переноса у также соединена с входом инвертора 15 и с первымивходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16-18, вторые входы которых соединены с соответствующими тремя входными шинами переноса а+, Ь+, си+. Входные шины переноса ак+, Ьк+; ск+ соединены с соответствующими выходными шинами переноса преобразователя 1 (1+ 1)-го разряда. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 - 18 соединены с вторыми входами соответствующих коммутаторов 19-21, с соответствующими входами формирователя "Три из трех" 22 и с соответствующими выходными шинами управления бк,ь, Ь, которые соединены с соответствующими входными шинами управления преобразователя 1 ближайшего младшего (к - 1)-го разряда. Выход формирователя "Три из трех" 22 соединен с управляющими входами коммутаторов 14, 19 - 21. Первые входы коммутаторов 19 - 21 соединены с соответствующими входными шинами управления б 1 с+1, 1+, Ьк+1, которые соединены с соответствующими выходными шинами управления преобразователя 1 (ф + 1)-го разряда. Выходы коммутаторов 19 - 21 соединены с управляющими входами коммутаторов 6 - 8 соответственно. Выходная шина у соединена с входной шиной суммарного переноса и реобразователя 1 (к -1)-го разряда. Выходные шины переноса аь Ь, ск соединены с соответствующими входными шинами переноса преобразователя 1(К)-го разряда. На три входные шины управления бч+11, м+1, 1 м+, три входные шины переноса ам+, Ьм+ъ см+ и входную шину суммарного переноса ум+1 преобразователя 1 самого старшего М-го разряда подаются сигналы нулевого уровня.Работает преобразователь 1, включенный в тракт любого К-го разряда, следующим образом.На вход распределителя 2 импульсов с шины Т тактовых импульсов подаются тактовые импульсы (фиг. За) с той же частотой, что и импульсы М-го разряда с информационной шины входной последовательности (фиг. Зб). На первом-четвертом выходах распределителя 2 импульсов формируются последовательности импульсов, приведенные соответственно на фиг, Зв, г, д и е. О-триггеры 3-5 осуществляют задержку поступающих на их О-входы импульсов на два такта, Сигналы с выходов О-триггеров 3-5 поступают на первые входы коммутаторов 6 - 8. Далее преобразователь 1 может работать в трех режимах.1) Если коррекция уровней импульсов в преобразователях 1 более старших разрядов не проводилась ни разу, то с входных шин управления подаются сигналы нулевого уровня, а сигналы на входных шинах переноса и входной шине суммарного переноса равны между собой. Сигналы с этих шин открывают первые входы коммутаторов 6-8, в результате чего они пропускают сигналы с выходов 0- триггеров 3 - 5 на О-входы О-триггеров 9 - 11. С выходов 0-триггеров 9 - 11 сигналы посту 1723660пают на входы мажоритарного элемента 13, который формирует выходной импульс с уровнем, равным уровням двух из трех поступающих на его входы импульсов.2) Если один из уровней трех рассматриваемых импульсов входной последовательности (К+ 1)-го разряда отличен от двух других, то сигнал на одной из входных шин переноса будет отличен от сигналов на двух других шинах переноса и входной шине.суммарного переноса. При этом на выходе формирователя "Три из трех" 22 будет сформирован сигнал единичного уровня, а на выходе коммутатора 14 - сигнал ук+. В результате один из коммутаторов 6 - 8 пропустит сигнал не с выхода О-триггера 3, 4 или 5, а с выхода коммутатора 14.3) Если после коррекции уровней импульсов в одном или нескольких преобразователях 1 более старших разрядов уровни всех трех импульсов входной последовательности (К+ 1)-го разряда окажутся равными, то сигнал на одной из входных шин управления (той, где коррекция уровня импульса производится в последний раз) будет отличен от сигналов на остальных двух шинах. При этом один иэ коммутаторов 6 - 8 пропустит сигнал не с выхода О-триггера 3, 4 или 5, а с выхода коммутатора 14, уровень которого равен ук+ .Коммутатор 6 - 8, 14, 19 - 21 работает следующим образом. Если на его управляющий вход подается сигнал нулевого уровня, то он пропустит сигнал, подаваемый на первый вход. В противном случае пропускается сигнал, подаваемый на второй вход.Формирователь "Три из трех" 22 на выходе формирует сигнал нулевого уровня, если сигналы на всех трех его входах имели нулевой уровень, В противном случае будет сформирован сигнал единичного уровня.Элемент 12 задержки предназначен для согласования во времени операций, Элемент 12 задержки преобразователя 1 К-го разряда задерживает поступающий на вход сигнал на время й, определяемое по формулеЬс (М - (Т 1+ 2 Т 2+ Тз)+ Т 2+ Т 4,К= 1М,где Т 1 - время преобразования сигнала вО-триггере;Т 2 - время преобразования сигнала вкоммутаторе;ТЗ = П 3 дх(Т 31+ Т 32 Тзз+ Т 34),То = вахТ, пах(Тз+ Тв 2, Тзз)+ ТЙТз 1 - время преобразования сигнала в 5 элементе ИСКЛЮЧАЮЩЕЕ ИЛИ;Тзг - время преобразования сигнала вформирователе "Три из трех";Тзз - время преобразования сигнала винверторе;10 Тз 4 - время преобразования сигнала вмажоритарном элементе.Один из возможных вариантов включения устройства, реализующего способ, в тракт преобразования аналоговых сигналов 15 в цифровые показан на фиг. 4 и включает в.себя последовательно соединенные датчик 23, аналого-цифровой преобразователь 24, устройство 25, реализующее способ, и устройство 26 цифровой обработки сигналов, 20Формула изобретения1. Способ преобразования последовательностей прямоугольных импульсов, 25 включающий операции задержки, сравнения, коррекции уровней импульсов и многократного последовательного повторения преобразования, в -м такте которого в каждом из М поступающих параллельно вход ных последовательностей прямоугольныхимпульсов ( - 2)-й импульс дважды задерживают на один такт, ( - 1)-й импульс задерживают на один такт,-й импульс не задерживают, для каждой К-й входной по следовательности сравнивают уровни (-2)- го,- 1)-го, -го импульсов входной последовательности К-го разряда во время действия -го такта, формируют выходной -й импульс последовательности К-го разряда с 40 уровнем, равным уровню двух из трех подвергавшихся сравнению импульсов, причем если уровни импульсов ( - 2)-го, ( - 1)-го, -го тактов входной последовательности ближайшего старшего (К+ 1)-го разряда не рав ны между собой, то из трех анализируемыхвыбирают тот такт, в котором уровень импульса входной последовательности (К + 1)- го разряда отличается от уровней импульсов в двух других тактах, и на время действия 50 го такта, до сравнения уровней ( -2)-го, (- 1)-го, -го импульсов входной последовательности К-го разряда, заменяют уровень импульса в выделенном такте на инверсное значение уровня выходного импульса -го 55 такта выходной последовательности (Е+ 1)- го разряда, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования в динамическом режиме за счет учета уровней импульсов входных последовательностей всех разрядов при одновременном17236 б 0 10 10 15 20 55 повышении помехоустойчивости за счет коррекции уровней импульсов входных последовательностей в каждом такте преобразования, после замены уровня импульса в выделенном такте входной последовательности М-го разряда, при совпадении уровней импульсов ( - 2)-го, ( - 1)-го, 1-го тактов входной последовательности К-го разряда, на время действия 1-го такта, до сравнения уровней импульсов во входной последовательности ближайшего младшего (К - 1)-го разряда, заменяют уровень импульса входной последовательности (к - 1)-го разряда в выделенном такте на уровень выходного импульса -го такта выходной последовательности К-го разряда,2. Устройство для преобразования последовательностей прямоугольных импульсов, содержащее М (по числу разрядов обрабатываемого кода) идентичных преобразователей, каждый из которых содержит информационную шину, выходную шину, шину тактовых импульсов, три входные шины переноса, входную шину суммарного переноса, три.выходные шины переноса, распределитель импульсов, шесть О-триггеров, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, три коммутатора, элемент задержки и мажоритарный элемент, в котором вход распределителя импульсов соединен с шиной тактовых импульсов, первый, второй и третий выходы - с С-входами первого, второго и третьего О-триггеров соответственно, а четвертый выход - через элемент задержки с С-входами четвертого, пятого и шестого О-триггеоов, выходы которых соединены с соответствующими тремя выходными шинами переноса и с соответствующими входами мажоритарного элемента, О-входы четвертого, пятого и шестого О-триггеров соединены с выходами первого, второго и третьего коммутаторов соответственно, первые входы которых соединены с выходами первого, второго и третьего О-триггеров соответственно, первые входы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими тремя входными шинами переноса, а вторые входы - с входной шиной суммарного переноса; соединенной также с входом инвертора, Р-входы первого, второго и третьего О.-триггеров соединены с информационной шиной, выход мажоритарного элемента соединен с выходной шиной, причем шины тактовых импульсов объединены между собой, выходная шина преобразователя 1-го разряда соединена с входной шиной суммарного переноса преобразователя ближайшего младшего (к - 1)го разряда, три выходные шины переноса преобразователя к-го разряда соединены с соответствующими тремя входными шинами переноса преобразователя (К - 1)-го разряда, о т л и ч а ю щ е е с я тем, что, с целью повышения точности за счет учета уровней импульсов входных последовательностей всех разрядов при одновременном повышении помехоустойчивости за счет обеспечения коррекции уровней импульсов входных последовательностей в каждом такте преобразования, в каждый из его преобразователей введены три входные шины управления, три выходные шины управления, четыре коммутатора и формирователь "Три из трех", в котором входная шина суммарного переноса соединена с первым входом чет вертого коммутатора, второй вход которогосоединен с выходом инвертора, выходы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с вторыми входами пятого, шестого и седьмого комму таторов соответственно, с соответствующими выходными шинами управления и с соответствующими входами формирователя "Три из трех", выход которого соединен с управляющими входами четвертого, пятого, 35 шестого и седьмого коммутаторов, первыевходы пятого, шестого и седьмого коммутаторов соединены с соответствующими входными шинами управления, а выходыпятого, шестого и седьмого коммутаторов 40 соединены с управляющими входами первого, второго и третьего коммутаторов соответственно, вторые входы которых соединены с выходом четвертого.коммутатора, причем выходные шины управления 45 преобразователя К-го разряда соединены ссоответствующими тремя входными шинами управления преобразователя (К - 1)-го разряда, на три входные шины переноса, три входные шины управления и входную 50 шину суммарного переноса преобразователя самого старшего М-го разряда подаются сигналы нулевого уровня..Лошкарева Те Корректор Э.Лончакова Реда кт роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 Заказ 1069 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская нэб., 4/5