Устройство для выбора упорядоченной последовательности данных
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХ0339 ЛКВчепииРЕСПУБЛИК З 15 Р 6 06 Г 7/06 ЫТИ Е И ОПИСА БРЕ П:НИ ДвтоРСноМУ свидетельСтвУ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ. ф 903864, кл, С 06 Р 7/06, 1979.2. Авторское свидетельство СССРпо заявке ) 3479494/24,кл. С 06 Г 7/06, 1982 (прототнп),3. Алексеенко А.Г., Шагурин И.И.(54)(57) УСТРОЙСТВО ДЛЯ ВЫБОРА УПОРЯДОЧЕННОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ДАННЫХ,содержащее и входных регистров, пдешифраторов, и регистров результата,(по) групг элементов И, п групп элементов ИЛИ, коммутатор, выходы которого являются выходами. устройства,блок анализа, включающий поразрядные узлы анализа, каждый из которыхсодержит (и)элементов И, (и - 1) элементов НЕи многовходовый элементИЛИ, причем выходы каждого 1-горегистра, входы которого являютсявходами 1-го сортируемого числа уст.ройства, где 1=1,2п, и - числосортируемых чисел, соединены с входами 1-го дешифратора и с информационными входами 1-х элементов Икаждой 1-й группы, -й выходкаждого -го дешифратора соединен7с 1-м входом )-го поразрядногоузла анализа, где =1,2в,м- число разрядов сортируемыхчисел, в каждом )-м поразрядномузле анализа И-й вход, где 1=1,2,.., (п -1)через М-й элемент НЕсоединен с (1 +)-ми входами В-го,М+1) -го, ( - 1) -го элементов И,Ъкаждый р"й вход поразрядного узла анализа подключен к первому входу (р"1 )-го элемента И, где р=2,3 п, первый вход )"го поразрядного узла аналцза подключен к его первому выходу,а вь 1 ход к-го элемента И пораз рядного узла анализа соединен с (Ь+)-м выходом поразрядного узла анализа, выходы элементов И 1-й груп пы устройства подключены к соответствующим входам 1-го элемента ИЛИ 1 -й группы, выходы элементов ИЛИ-й группы соединены с информационными входами 1-го регистра результата, выходы которого соединены с инФормационными входами 1-й группы коммутатора, который содержит и групп элементов И, дешифратор и ре. гистр, входы которого соединены с шиной "Размер.массива", а выходы - с соответствующими входами дешифратора,1-й выход которого подключен к первым входам элементов И первой, второй й-й .групп, информационные входы 1-й группы коммутатора подключены к вторым входам элементов И 1-й групчы, входы опроса элементов И всех групп соединены с управля ющим входом коммутатора, шина "Начальное гашение" подключена к входам установки в "О" .входных регистров и регистров результата, шина Ойрос" подключена к управляющему входу коммутатора, о т л и ч а" ю щ е е с я тем, что, с целью повышения быстродействия, в устрой" ство введены в узлов формирования сигналов переписи, а в блок анализаузлов преобразования кодов, каждый 1-й узел формирования сигналов переписи содержит и элементов ИЛИ и1109738 тавитель Е.Ивановред Т.Фанта едактор С.Патрушева Тех Корректор Д,Пилип Зак ул. Проектная, 4 нт",. г, Ужг илиал ПП 85/34 Тираж 699 ВНИИПИ Государственного к по делам изобретений и 13035, Иосква, Ж"35, Раув09738 Егрупп элементов И по в элементов в каждой группе, причем в каждом узде формирования сигналов переписи выходы элементов И 1-й группы соединены с входами 1-го элемента ИЛИ узла формирования сигналов переписи, каждый )-й узел преобразования кодов, где ) =2,3п,содержит ь элементов И и оэлементов И-НЕ, причем выход )-го элемента И-НЕ соединен с )"м выходом )-й группы информационных выходов блока анализа и его вторым входом )-го элемента И ( +)-го узла преобразования кодов, выход )-го элемента И узла преобразо. вания кодов соединен с прямым входом ) "го элемента И-НЕ,с +)-ми инверс ными входами + )-го,+2)-го, гп-го элементов И-НЕ и с первым входом )-го элемента И+)-го узла преобразования кодов, первый узел преобразования кодов содержит ч элементов И-НЕ, причем. выход -го элемента И-НЕ соединен с )-м выходом первой группы информационных выходов блока анализа и с вторым выходом )-го Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации систем обработки данных и автоматизированных систем управления.Известно устройство для определе.ниянаименьшего из я чисел, содержащее входные регистры, дешифраторы, поразрядные узлы анализа, выполненные на элементах НЕ и И, элементы.Недостатком данного устройства является низкое быстродействие при формировании упорядоченной последовательности данных, так как для формирования упорядоченной последовательности из и чисел требуется П циклов, в каждом из которых производится анализ и выбор наименьшего числа.Наиболее близким по технической сущности к изобретению является устройство для выбора упорядоченной последовательности данных, содержащее входные регистры, дешифраторы, регистры результата, блок элемента И второго узла преобразования кодов, выход логической суммы-го поразрядного узла анализа соединен с прямым входом )-го элемента И-НЕ, с (.1+ )-ми входами )+ )-го, ) +2)-го Ь-го элементов И-НЕ первого узла преобразования кодов,1-й выход-го поразрядного узла анализа подключен к -му входу многовходового элемента ИЛИ, выход которого является выходом логической су.мы )-го поразрядного узла анализа, 1-й выход )-го поразрядного ,узла анализа блока анализа соединен с управляющими входами )-го элемен" та И 1-й группы каждого )-го узла формирования сигналов переписи, информационные входы )-х элементов И , всех групп г-го узла формирования снг. налов переписи соединены с выходом -го3 элемента И-НЕ-го узла преобразования кодов блока анализа, выход 1-го элемента ИЛИ 1-го узла формирования сигналов переписи соединен с управляющими входа" ми всех элементов И 11 )-й группы устройства. управления, коммутатор, группы элементов ИЛИ и И, элемент ИЛИ, группывходных элементов И и ИЛИ, шины"Начало операции", "Начальное гаше ние" и "Размер массива", блок анализа, состоящий из элементов ИЛИ ипоразрядных узлов анализа, причемвыходы каждого-го регистра, где1 =),2 ь, соединены с входами 10 1 -го дешифратора и с информационными входами элементов И 1-й группы,а выходы 1-го элемента ИЛИ подключены к входам управления элементовИ 1-. й группы, выходы элементов И )5 каждой 1-й группы соединены свходами элементов ИЛИ группы, вы"ходы которых подключены к входамрегистра результата, каждый )-йвыход .)-го дешифратора соединен с 20 1-м входом г-го поразрядного узлаанализа, где ) =,2, , ю, т -числоразрядов. сортируемых чисел, каждый)-й выход )-го поразрядного узлаанализа подключен к )-му входу -го 25 элемента ИЛИ, а выход переносовкаждого к-го поразрядного узла ана3лиза, где к=1,2гй), соединен с входом управления )к+1) -го поразрядного узла анализа, каждый 1-й поразрядный узел анализа состоит изэлементов И,п элементов НЕ и многовходового элемента И, причем каждый 1 -й вход поразрядного узла анализа подключен к первому входу 1-го элемента И, вход управления поразрядного узла анализа соединен с вторыми входами элементов И, каждый 1-й вход, к-го поразрядного узла анализа под" ключен черрз 1-й элемент НЕ к (1+2)-му входу 6+1), (+21 ь -го элементов И и к 1-му входу многовходового элемента И, выход которого подключен к выходу переносов к-го поразрядного узла анализа, выход каждого 1-го элемента И соединен с (-м выходом к-го поразрядного узла анализа,ъ -й поразрядный узел анализа состоит из элементов И и(ь-го элемента . НЕ, причем каждый р-й вход узла, где р= 2Ь - 1), соединен с первым входом р-го элемента И, вход, переносов ь-го поразрядного узла анализа подключен к вторым входам элементов И, каждый р-й входа -го поразрядного узла анализа через р-й элемент НЕ соединен с(р+2 1-и входом 1 р+1),(р+2 ) 11-го элементов И, Ьгй вход в-го поразрядного узла анализа подключен к(гп+2)-мувходу П-го элемента И, выход каждого 1-го элемента И соединен с 1-ым выходом вт.го поразрядного узла анализа, 1-й выход блока анализа, соединенный с выходом 1-. го элемента ИЛИ блока анализа, подключен к первым управляю щим входам -х элементов И в каждой из 0 групп элементов йИ, где В = =1, .о, информационные входы которых соединены с выходами 1-го входного регистра, и, к первому входу 1 -го элемента И группы входных элементов И, вторые входы всех элементов группы входных элементов И соединены с выходом элемента ИЛИ, выход 1 -го элемента группы входных элементов И с первым входом 1-го элемента группы входных элементов ИЛИ, выход которого подключен к входу установки в ноль 1-го входного регистра, 1-й выход блока управления подключен к вторым управляющим входам всех элементов И 1-й группы и к 1-му входу элемента ЙЛИ, выходы элементов И 1"й группы из 1 в) групп подключены к со тветствующим входам 1-го элемента И 1 -ой группы, выходы которого9738 1 О 15 20 25 40 ходом блока управления, информационные входы блока управления подключе-.ны к установочным входам счетчика, коммутатор содержит и групп элементов И, дешифратор, регистр, входы которо 45 го соединены с входами коммутатора,а выходы - с соответствующими входами дешифратора, 1-й выход которогоподключен к первым входам 1,2.-х групп элементов И, информацион 50 ные входы. (-й группы коммутатора 55 ЗО 35 соединены с информационными входами1 -го регистра результата, группаинформационных выходов 1-го регистра,результата соединена с соответствую-.щими информационными входами 1-й группы. коммутатора, выходы которогоявляются информационными выходамиустройства, управляющий вход коммутатора подключен к выходу блокауправления, шина "Начальное гашение"соединена с входом установки блокауправления, с нулевыми входами выходных регистров и с вторыми входамивсех элементов группы входных элементов ИЛИ, шина "Размер массива" соединена с информационными входамикоммутора и блока управления, которыйсодержит триггер управления, счетчик, дешифратор, элементы И, ИЛИ,группу о элементов И, генератор импульсов, выход которого соединен спервым входом элемента И, второй входкоторого соединен с прямым выходомтриггера управления и первыми входами элементов И группы, а выход - ссчетным входом счетчика, информационные выходы которого подключены к дешифратору, 1 -й выход которого соединен с вторым входом-го элемента И группы, выход которого является 1-м выходом блока управления,выход сигнала переполнения счетчикаподключен к первому входу элементаИЛИ, второй вход которого соединенс шиной "Начальное гашение", а выходэлемента ИЛИ подключен к нулевомувходу триггера управления, единичныйвход которого соединен с входомустановки блока управления, а инверсный выход является управляющим выподключены к вторым входам элементовИ -и группы, управляющие входы элементов К всех групп соединены суправляющим входом коммутатора 21 Недостатком устройства, является низкое быстродействие при формировании упорядоченного выходного массива,так как для его получения требуется соответствукнцее число циклов работы09738 15 20 11устройства. При этом время цикпаопределяется логической глубиной схемы выбора экстремального числа. Сувеличением размера выходного массива увеличиваются общие затраты времени на получение упорядоченнойпоследовательности данных,Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем,что в устройство для выбора упорядоченной последовательности данных,содержащее П входных регистров, .г 1дешифраторов,п регисторов результата,(пп 1 групп элементов Р 1,п группэлементов ИЛИ, коммутатор, выходыкоторого являются выходами устройст-ва, блок анализа, включающий поразрядные узлы анализа, каждый изкоторых содержит(п-) элементов И,(и)элементов НЕ и многовходовыйэлемент ИЛИ, причем выходы каждого1-го регистра, входы которого являются входами 1-го сортируемогочисла устройства, где 1 =1,2 иМ - число сортируемых чисел., соеди,нены с входами 1-го дешифратора и с.информационными входами 1-х элементов И каждой 1-й группы, -й выход.каждого 1-го дешифратора соединен с1- входом 1-го поразрядного узлаанализа,где 1=1,2и, )т- числоразрядов сортируемых чисел, в каждом1-м поразрядном узле анализа к-ый вход,где к=1,2. . .(и) через к-й элементНЕ соединен с (М+ ) -ми входами 1-го,(1 1 )-го(и - 1) -го элементов И,каждый р-й вход поразрядного узла анализа подключен к первому входу(р) -го. элемента И,где р=2,3(, первыйвход -го поразрядного узла анализа3подключен к его первому выходу,авыход к-го элемента И поразрядногоузла анализа соединен с(К+1) -ымвыходом поразрядного узла анализа,выходы элементов Р 1-ой:группы устройства подключены к соответствующимвходам 1-го элемента ИЛИ 1-й группы, .выходы элементов ИЛИ )-й группы ..соединены с информационными входами- го регистра ре зуль тата, выходы ко торого соединены с информационными входами 1-й группы коммутатора, который со -держит и групп элементов И,дешифратори регистр, входы которого соединеныс шиной "Размер массива", а выходы -с соответствующимивходами дешифратора, 1-и выход которого подключен кпервым входам элементов И первой,второй, ,-й групп, информационные входы 1-й группы коммутатора подключены к вторым входам элементов И -й группы, входы опроса элементов. И всех групп соединены с управляющим входом коммутатора, шина Начальное1гашение подключена к входам установки в ч 0" входных регистров и регистров результата, шина "Опрос" подключена к управляющему входу коммутатора, введены и узлов формирования .сигналов переписи, а в блоканализа и узлов преобразованиякодов, каждый 1 -й узел формированиясигналов переписи содержите элементов ИЛИ и и групп элементов И по и элементов в каждой группе, причем в каждом узле формирсвания сигналов переписи выходь элементов К 1-й группы соединены с входами 1-го элемента ИЛИ узла формирования сигналов переписи, каждый 1-й узел преобразования коцов, где ) =2,3 и,содержитв элементов И и п,элементовИ-НЕ, причем выход )-го элементаИ-НЕ соединен с )-м йыходом )-йгруппы информационных выходов блокаанализа и его вторым входом -гоэлемента И+1)-го узла преобразования.кодов, выход )-го элемента И 30узла .преобразования кодов соединенс прямым входом )-го элемента И-НЕ,с+1) -ми инверсными входами ( 1+1)-го,(+2)-го,в-го элементов И-ЙЕс первым входом )-го элемента И 35( 1 +1 )-го узла преобразования кодов,первый узел преобразования кодовсодержит и элементов И-НЕ, причемвыход )-го элемента И-НЕ соединен с)-м выходом первой группы информа ционных выходов блока анализа и свторым входом -го элемента И второго узла преобразования кодов, выходлогической суммы )-го поразрядногоузла анализа соединен с прямым входом 1-го элемента И-НГ, с +1)-мивходами ),1+1)-го,+2)-го и-гоэлементов И-НЕ первого узла преобразования кодов,3-й выход )-го поразрядпого узла анализа подключен к1-му входу многовходового элементаИЛИ, вьиод которого является выходом логической суммы 1-го поразрядного узла анализа, 1-й выход 1-гопоразрядного узла анализа блокаанализа соединен с управляющимивходами )-го элемента И 1-й группы каждого 1-го узла формирования сигналов переписи, информационные входы ) -х элементов И всех группО 0 О 00 а 4,=0 О35 7-го узла формирования сигналов переписи соединены с выходом 1-го элемента И-НЕ-го узла преобразования кодов блока анализа, выход 1 -го элемента ИЛИ 1-го узла формирования сигналов переписи соединен с управляющими входами всех элементов И (1) -й группы устройства,На фиг. 1 показана структурная схема устройства; на фиг. 2 - структурная схема блока анализа; на, фиг. 3 - структурная схема поразрядного узла анализа; .на фиг. 4 - струк турная схема узла формирования сигналов переписи; на фиг. 5 в . структурная схема коммутатора.Устройство(фиг. содержит информационные входные шины 1 1, подключенные к входам соответствующих входных регистров 2 - 2 соединены с входами соответствующих дешифраторов 3., - 3, выходные шины 4 - 4 которых подключены к блоку анализа 5, группы информационных. выходов 6- 6 и группа управляющих выходов 7 которого соединены с узлами 8- 8 п управления, выходные шины 9 - 9 , ,9 - 9 которых соединены с ф ол ооуправляющими входами групп элементов И 1 О - О 10 - 10 , выхол Юф ю ьф ды которых подключены к соответствующим элементам ИЛИв 11 групппы, выходы которых подключены к информационным входам соответствующих регистров результата 12- 12, выходы 3 - 13 регистров подключены к коммутатору 14, выходные шины 15 - 15 которого являются информационнымй выходами устройства, шину 16 "Начальное гашение", шину 17 "Раз мер массива" и шину 18 "Опрос".Блок анализафиг. 2)содержит поразрядные узлы 19 - 9,анализа, узлы 20 - 20 преобразования кодов, элемент И-НЕ, 21- 21 и элемент И 22; - 22 шв узлах преобразования кодовПоразрядный узел анализа фиг. 3) содержит элементы НЕ 23- 23 многовходовый элемент ИЛИ 24 и элементы И 25 - 25Узел формирования сигналов переписифиг. 4 содержит п групп элементов И 26 2626 26 по о13. й В элементов в каждой и о элементов ИЛИКоммутатор нефиг. 51 содержит. регистр 28, соединенный с дешифратором 29, выходные сигналы которого подключены к элементам И 304- 30 п. 8Устройство работает следующимобразом.Формирование упорядоченной последовательности чисел из исходньжосновано на преобразовании с помощьюдешифраторов двоичных кодов чиселв распределительные, а затем сравнение одноименньж выходов дешифраторов.Пусть имеются четыре числа а==101,а =110, а =001 а+=010, размещенные в соответствующих регистрах.Требуется преобразовать"эту поСледовательность в упорядоченную убываюЭти числа преобразуются дешифраторами, выходные .сигналы которых по-.казаны в табл. 1В табл. 1 6 - 0 - сигналы логической суммы, а- - сигналы схеманализа. Выходы ДС 1 2 3 4 5 6 7 8 1 0 0 0 0 0 03 00 0 0 0 0ч, о, о, о, о, ч, а,Из табл. 1 следует, что наименьшеечисло находится в третьем регистре, 40 очередное число в четвертом, далеев первом и наконец во втором. Такимобразом, упорядоченная последовательность чисел следующая: а, а , а1Отсюда, в первом выходном регйст"ре результата должно быть размещеночисло, находящееся в третьемвходном,во втором - число из четвертоговходного регистра, в третьем - извторого и в четвертом - из первоговходого регистра.Указанием о том, какое первоенаименьшее числоявляется крайняялевая едингца в колонке табл 1.Для денного примера - это сигнал 501, дй ее -92,а,аЬ. И 1 формац я о.номере входного регистра, где находится экстремальное число, содержитсяв индексе сигнала (соответственноллЪФ ф Я 1 ф Ч 2ТакИм образом, если код сигналовО -О, преобразовать так, чтобы в нембыла одна единица, определяющаяном р поразрядного узла анализа,то посредством сигналов о в , данноД 1 го узла можно передать наименьшеечисло н соответствующий регистррезультата.Итак, для первого выходногорегистра двоичный код 1100110 преобразуется в код 1000000, а для второго выходного регистра из кода010010 и код 0100110. Далее, длятретьего цыхоцного регистра из кода0000110 н код 0000100 и для четвертого будет код 0000010,Преобразования кодов для выходныхрегистров с помощью узлов преобразования кодов блока 5 анализафиг.2)осуществляют следующим образом.Предварительно посредством поразрядных узлов анализа фиг, 3)формируются выходные сигналы -спомощью элементов И 25-25 и сигналыЙ-О, с помощью элемейта ИЛИ 24.Блок анализа 5 фиг, 2)содержит иузлов преобразования, В первомузле преобразования, состоящем из вэлементов И-НЕ, формируется на выходах 6-6 двоичный код сигналовлогичских сумм 6 .Сигнал логической суммы с выхода191 закрывает по первым инверснымвходам нсе элементьг И-НЕ 211- 21,Таким образом, на информационныхвыходах первой группы формируетсядвоичный инверсный код 0111111. Этиже сигналы и соответствующие имсигналы Я 1-Й воздействуют на входахэлементов И 22 - 22 второго узлапреобразования. На выходах элементовИ 22-22 формируется двоичный прямойкод 0100110,Таким образом, узлы преобразования формируют коды, н которых номер.позиции, где находится нулевоезначение сигнала, соответствуетномеру поразрядного узла 19 анализа,определяющее значение очередногоэкстремального числа.В четырех узлах преобразованияформируются двоичные коды." 0111111,1011111, 111011, 1111101, Это означает, что информация о месте разме,щения минимального числа для первоговыходного регистра 2 фиг. 1)находится в первом поразрядном узле19 анализа Циг. 2), для второго - вовтором узле 192), для третьего - в10 15 20 25 Ипятом 19) и для четвертого выходного регистра н шестом поразрядном узл 19 ь анализа.Эти сигналы н качестве информационных подаются .ц соотнетстнующие узлы 81 в 8, управления, которые на основе управляющих сигналов ( табл. 1 обеспечивают формирование управляющего сигнала на выходе 91 узла 81, например для первого регистра, По этому сигналу число иэ регистра 2 передается ц выходной регистр 12Аналогичным образом обеспечивается передача чисел из остальных входных регистров 2 - 2 в выходные 12- 12,Таким образом, за счет преобразования двоичного кода сигналов логических сумм поразрядных узлов анализа обеспечивается определение места размещения чисел для получения упорядоченного массива и формирование на этой осноне управляющих сигналов для реализации исходных, чисел в регистрах результата.С помощью коммута 1 ора 14 обеспечивается по сигналу "Опрос", поступающему по шину 18, выдача указанногоразмера выходного массива на информационные выходы 15 устройства,Пусть необходимо из массива четырех чисел на выход устройства выдатьдна числа. Довичный код этого числапоступает в регистр 28(фиг. 5).Разрядность регистра определяется;максимальным размером исходногомассива чисел ь и выбирается по выра.жению: / .у К-.Е 0 .,гВ дешифраторе 29 будет возбужденвторой выход, разрешающий работуэлементов И 30 и 30. По сигналу"Опрос", поступающему по шине 18,выходные сигналы регистров 12 , 121 2по шинам 131, 132 через элементы И30 и ЗОЕ поступят на выходные шины13, 132 устройства,С помощью предложенного устройства можно формировать упорядоченнуювозрастающую последовательность50чисел. При этом исходные числа нрегистры 21 в 2 принимаются н обратном коде. Выходная последовательность будет также в обратном коде.Устройство работает следующимобразом.Вначале по шине 16 "Начальноегашение поступает сигнал, по которому входные регистры 2 - 2 и выходные.в нулевые состояния. Затем по входным шинам 1, - 1 принимаются врегистры 2- 2 исходные числа. Еслинужно получить убывающую последова 5тельность, то числа поступают в прямом коде, есливозрастающую - обратном,Одновременно по шине 17 "1 азмермассива" в регистр 28 принимаетсядвоичный код требуемого массива,В дальнейшем в каждом узле преобразования кодов(фиг. 2)формируютсядвоичные коды так, что номер. позицииразмещения нулевого значения сигналаопредепяет номер поразрядного узла9 анализа, выходные сигналы которого используются для передачи экстремального числа из соответствующего входного регистра 2 в выходнойрегисгр 12, Формирование выходных20сигналов в. регистрах 12 - 12 определяется временем задержки в формировании информационных сигналов 6-6Поэтому сигнал "Опрос" ,по шине 18поступает по окончании передачи25чисел в выходные регистры. Размерсформированной последовательностиопределяется двоичным кодом и "Размер массива , по которому в дешифраторе 29(фиг. 5)возбуждается ташина, номер которой соответствуетразмеру заданного выходного массива.В соответствии с этим на выходахустройства 15 - 15 устанавливаетсязаданный выходной массив данных.Из анализа структурной схемы и 5принципов функционирования известного устройства время формирования выходной упорядоченной последовательности данных определяется периодом следования импульсов генератора блока управления и размером выходного массива.Период следования импульсов характеризует время одного цикла работыустройства и зависит от времени задержки; при выборе экстремального числа. 5Для формирования массива размеромв),чисел,ь)время работы устройствасоставляет Т = ),1, где 1 и - периодследования импульсов генератора блока управления. 50Минимальный период следованияимпульсов равен+1, +и +, +т, .ф,ги или и или Т 2 д ангде- времена држекв элементах ИЛИ, Ии триггерах входныхрегистров соответственно; 12время работы дешиф-.ратора, которое можно принять равными,; с:7 , +ь- время анализа блобн НЕ и и иликом анализа, макси-.мальное время задержки которого определяется последним):( ++ + Ц +.27 + ф +1:17 аВ предлагаемом устройстве время выбора заданного массива определяется от момента подачи. исходных чисел во входные регистры до момента подачи сигнала "Опрос". Это время определяется временем задержки в устройстве и определяется какТ=С 1 +1 +12 Т 2ан чп фгде т,:Г + +НЕ и"и-НЕ - время задержки вэлементе И-НЕ;упр и-на "или - время задержки вблоке управленияЕсли принять, что Т -НЕГИ Фтито(й) Выигрыш в быстродействии опреде"лим по выражениюВ: . 00( (3)Подставляя в выражение(3)выраже"ния(1)и(2 ), получим17 Т - (4 Г и + 12)1 ООЖ7 ч,Ти Определим при каких соотношениях величин ), и п обеспечивается выиг- рыш в быстродействии.Очевидно, что выигрыш в быстродействии будет всегда, когда %) О Отсюда, преобразуя выражение(4 ), получим17 С) -(4 ь +12) 100 7 ) 017 с17 с), -(4 п + 120 или1097 Таблица 2 2 4 8 6 32 64 4 в+ 12Я ) ем,йе вел,ю 5)17 фпричем сп,Из выражения 5)видно, что выигрышв быстродействии обеспечивается для 5при пЪ 2.Определим,при каком состоянии и и достигается выигрыш в быстродействии.Лусть п щ 2, тогда из выражения(5) О следует, что8 + 12 20Я )ев м.)17 17 фт.е. при и 2, и, должно быть равно 2.Если и 3, то 5(, -) 1, т,е. с:2,3,24Из приведенных расчетов следует, что выигрыш в быстродействии дости 38, 14гается при п 2 для любых значенийпричем ,р,Для случая, когда ч,ф, в табл. 2приведены величины Ф/ при различныхзначениях 41 58 67 72 73 74 Из табл. 2 видно, что преобразования массивов данных большого размера применение предлагаемого устройства более предпочтительно, чем известного. При этом наибольший выигрыш в быстродействии достигается при получении выходного упорядоченного массива такого же размера, как и исходный.
СмотретьЗаявка
3575267, 08.04.1983
ПУШКИНСКОЕ ВЫСШЕЕ ОРДЕНА КРАСНОЙ ЗВЕЗДЫ УЧИЛИЩЕ РАДИОЭЛЕКТРОНИКИ ПРОТИВОВОЗДУШНОЙ ОБОРОНЫ
ПОПОВ ВЯЧЕСЛАВ ГРИГОРЬЕВИЧ, ГАНИТУЛИН АНАТОЛИЙ ХАТЫПОВИЧ
МПК / Метки
МПК: G06F 7/06
Метки: выбора, данных, последовательности, упорядоченной
Опубликовано: 23.08.1984
Код ссылки
<a href="https://patents.su/11-1109738-ustrojjstvo-dlya-vybora-uporyadochennojj-posledovatelnosti-dannykh.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для выбора упорядоченной последовательности данных</a>
Предыдущий патент: Устройство для сравнения двоичных чисел
Следующий патент: Устройство для ранжирования чисел
Случайный патент: Горизонтальная осадительная центрифуга