Постоянное запоминающее устройство

Союз СоветскихСоцнапнстнческнкреспубики К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Дополнительно ы авт. свил-ву 79 (21) 2786174/18-24вки М(22) Заявлеко 29,0с присоединением з (23) Приоритет 51)М, Кл, 6 11 С 17/00 9 вуда кеикт ИСРи изобретений Опубликован 502,82. Бюллетень 53) УДК 681.327. .66 (088.8) отары Дата опублик ия описания 17.02.8 елтбен:. Знам ий, В,А.М павов, В. Воновьева(72) Авторы изобретения 7) Заивител 54) ПОСТОЯННОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО ментов памяти к об шине ухудшает на входе венсоотношение сигнал/поме илей считывания. Изобретение относится к автоматике и вычислительной технике, в частности запоминающим устройствам трансформаторного типа.Известно запоминающее устройство, которое содержит трансформаторные эле менты памяти, прошитые числовыми шинами, вентили считывания, регистр числа, блок стробирования и формирователи тока выборки, Шина считывания каждого элемента памяти соединена одним концом с вентилем считывания (элемент И-НЕ), а другим - с общей шиной "корпус" (:33Недостатком известного устройства является значительный ток выборки, необходимый для выборки в шине считывания трансформаторного элемента памяти сигнала, достаточного, чтобы сработал вентиль считывания. Кроме того, при считывании большого количества "единиц" или "иудей" происходит генерация помех по цепи питания вследствие одновременного открывания вентилей считывания. Подключение одного конца выходной обмотки Наиболее близким по технической сущности и достигаемому результату к предлагаемому изобретению является запоминаюшее устройство, содержащее трансформаторные элементы памяти, прошитые числовыми шинами и соединенные с формирователями тока выборки, регистр, соединенный с трансформаторными элементами памяти и блоком стробирования. Шина считывания каждого элементе памяти соединена одним выводом с входом 15усилителя считывания соответствующегоразряда регистра, а вторым выводом кобшей шине. Регистр известного устройства состоит из усилителей считыванияР 5 -триггеров, собранных на, элеменИ-ИЛИ-НЕ. Выход каждого усилителя считывания соединен с одним входомИ соответствующего элементы И-ИЛИ-НВ 5-триггера, а другой вход И этого3 . 9058цемента соединен с блоком стробирования 23.Недостатком известного устройстваявляется сложность регистра и недостаточная надежность работы запоминающего устройства. Так как мощность считываемых сигналов недостаточна для срабатывания логических элементов, то необходимы усилители считывания, чтоусложняет устройство. Подключение одного конца шины считывания трансформаторных элементов памяти к общей шине ухудшает соотношение сигнал/помеха на входе усилителей, а одновременное срабатывание усилителей при считывании "единиц"и 15или нулей" вызывает генерацию помехпо цепи питания, что снижает надежностьработы запоминающего устройства,Цель изобретения - упрощение устройства и повышение надежности его работы.Поставленная цель достигается тем,что в постоянном запоминающем устройстве,содержащем накопитель, трансформаторные элементы памяти которого25прошиты числовыми шинами и шинамисчитывания, подключенными соответственно к выходам формирователей тока выборки и к входам каждого разряда регистра и блок стробирования, средние точки30шин считывания трансформаторныс элементов памяти накопителя подключены квыходу блока стробирования.Кроме того, каждый разряд регистрасодержит элементы НЕ и В 5 -триггер,установочные входы, которого являются35входами регистра, а выходы ВЗ -триггерасоединены с соответствующими входамиэлементов НЕ, выходы которых являютсявыходами регистра.На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 -временная диаграмма работы регистра.Устройство содержит трансформаторные элементы памяти 1, прошитые числовыми шинами 2, соединенными с формирователями тока выборки 3, регистр 4,каждый разряд которого соединен с шиной считывания 5 соответствующего трансформаторного элемента памяти 1 и блок 50стробирования 6, Каждый разряд регистра содержит В 5 -триггер 7, построенный надвух элементах И-НЕ 8, и два элемента НЕ 9, между устайовочными входами ВБ -триггера 7 включена шина считывания 5 трансформаторного элементапамяти 1, средняя точка 10 шины считывания 5 соединены с блоком строби 59 4рования 6 и каждый элемент И НЕ 8 соединен с элементом НЕ 9.Устройство работает следующим образом. В исходном состоянии с выхода блока стробирования 6 потенциал уровня логического нуля". через среднюю точку 10 дТины считывания 5 поступает на установочные входы ВЬ -триггера 7, При этом на выходах 9 и Э М -триггера 7 сохраняются потенциалы логической "единицы", а на выходах элементов НЕ 9 потенциалы логическогонуля ОщВ0 Ьцх(см. фиг. 2). Ток, протекающий от формирователей тока выборки 3 по одному из числовых проводов 2, возбуждает на выходах шины считывания 5 трансформаторного элемента памяти 1 разнополярные сигналы 0 иО , например на входе В ВЯ -триггера 7 положительный, а на входе 3 этого триггера - отрицательный. Сразу после подачи от блока стробирования 6 в среднюю точку 10 шины считывания 5 импульса Остр Вб -триггер 7 переходит в активное состояние и усиливает разность сигналов О и Од . В результате однонаправленного регенеративного процесса переключения ЯЬ -триггера 7 на его выходе Э устанавливается потенциал логического "нуля", а на выходе элемента НЕ 9, соединенного с Я 5 -триггером 7, уровень логической "единицы" Оц Состояние В 5 -триггера 7 определяется фазой сигналов О и О на входах К и 8 в момент подачи стробирующего импульса Остр и сохраняется в течение его длительности. В идеальном случае увеличение заряда на одном из входов В 5- триггера 7, когда он находится в активном состоянии, и уменьшение заряда на другом его входе на бесконечно малую величину вызывает переключение Я 5- триггера 7 в заранее известное состояние. В реальной схеме количество заряда, которое необходимо внести для переключения ВЬ -триггера 7 в нужное со-. стояние, определяется неидентичностью электрических параметров логическиХ элементов И-НЕ 8. Чем больше отличаются электрические параметры логических элементов И-НЕ 8, тем меньше чувствительность В 5 -триггера 7. Кроме того, на скорость регенеративного процесса и чувствительность Я 3 -триггера 7 влияет разброс емкостей выходных шин триггера и неидентичность параметров нагрузки.9058 Чтобы исключить влияние нагрузки и монтажных соединений на процесс переключения Кб -триггера 7 и устранить генерацию помех по цепи питания при одновременном считывании "единиц" или "нулей", 5каждый выход 9 и 9 РЬ -триггера 7 соединен с соответствующим элементом НЕ 9. При включении одно. о из элементов И-НЕ 8 соединенный с ним элемент О. НЕ 9 выключается, поэтому ток, потребляемый регистром при считывании информации, не изменяется, тем самым устраняется генерация помех по цепям питания.Таким образом, совмещение в одной15 схеме чувствительного усилителя и триггера уменьшает количество оборудования и упрощает запоминающее устройство.Включение шины считывания 5 каждого трансформаторного элемента памяти между входами Я и Ь триггера 7 и соединение средней точки 10 шины считывания 5 с блоком стробирования 6 ослабляет действие синфаэных помех, а соединение каждого выхода КЬ -триггера 7 с элементом НЕ 9 устраняет генерацию помех по цепям питания, вследствие этого повышается надежность работы предлагаемого запоминающего устройства по сравнению с известным. В регистре 4 целесообразно испольэовать логические элементы, физически размещенные в одном корпусе на общем кристалле. Вследствие того, что интегральные логические элементы, расположенные на общем кристал 35 ле, изготовлены в едином технологическом циклепараметры их идентичны с высокой степенью точности. В настоящее время для хранения констант, табличных функций и программ используется извест 40 ное. запоминающее устройство Б ОП2048-33 ПРЗ.061.000 ТО, разработанное в СССР для ЕСЭВМ. Оно имеет плотность информации 30 бит/см .Ь Для того, чтобы считанная информация записалась в регистр известного устройства, величина считанного сигнала должна превышать 2 В. В отличие от базового образца, предлагаемое техническое решеЭ 59 6ние позволяет повысить плотность информации эа счет упрощения регистра, снизить требование к величине считанного сигнала вследствие возросшей чувствительности последнего и повысить надежность запоминающего устройства благодаря уменьшению генерации помех по цепям питания, Макет запоминающего устройства имеет плотность информации 50 бит/см .з Чувствительность Ю -триггеров регистра, собранного по схеме фиг. 1 на микросхемах 133 серии 133 ЛАЗ, как показали измерения, - 10 20 мВ, что нв два порядка выше чувствитщьности приемной части регистра базового образца. Формула изобретения 1. Постоянное запоминающее устройство, содержащее накопитель, трансформаторные элементы памяти которогопрошиты числовыми винами и шинамисчитывания, подключенными соответственно к выходам формирователей тока выборки и к входам каждого разряда регистра,к блок стробирования, о т л и ч а ющ е е с я тем, что, с целью упрощенияустройства и повышения его надежности,средние точки шин считывания трансформаторных элементов памяти накопителяподключены к выходу блока стробирования.2. Устройство по и. 1, о т л и ч вю щ е е с я тем, что, каждый разрядрегистра содержит элементы НЕ и Я -триггер, установочные входы которогоявляются входами регистра, а выходыВВ -триггера соединены е соответствующими входами элементов НЕ, выходыкоторых являются выходвмн регистра.Источники информации,принятые во внимание при экспертизе1. "Электроника" 1967, Ж 19,с, 27.2. ЭВМ ЕС, ПРЗ.061.000 ТОиал ППП Патент"г. Ужгород, ул. Проектная, 4 37 3/66 Тираж 623 В НИИПИ Государственного по делам изобретений 113035, Москва, Ж-З 5, Подписноеомитета СССРоткрытийушская наб., д. 4/5