Микропрограммное устройство управления

Со%з СоветсникСоцнапнстнчесинкРеспубпин ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 905818(53)М. Кл. С 06 Г 9/22 Эоаудврстекнкый комитет СССР до делам нэобретенкй и открытий(72) Авторы изобретения Б.С, Демченко и 11.0. Герусов краснодарский ордена Трудового Красного Знамени завод электроизмерительных и боров(54) МИКРОПРОГРАММНОЕ УСТР 01 СТВО УПРАВЛЕНИЯ Изобретение относится к вычисли. тельной технике, предназначено для формирования последовательности команд при одновременном вычислении ряда функций и может применяться в устройствах обработки данных.звестно устройство управления, содержащее запоминающее устройство, генератор тактовых импульсов, регистр, дешифраторы, логические схемы, регистр информации 1.Недостатки устройства - малое быстродействие и ограниченные функциональные возможности.Известно также устройство управления, содержащее арифметический блок, матрицу микропрограмм, счетчик команд, регистр адреса возврата, группы элементов И 1 П 1 12.Недостатки устройства - невысокое быстродействие и сложность построения, Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр команд, модификатор адресов команд, регистр адреса микрокоманд, блок памяти, регистр микрокоманд, блок дополнительного условного перехода, блок ввода-вывода, блок прерывания, коммутатор 3Недостаток устройства - ограниченные функциональные возможности, так как оно не позволяет организовать параллельное выполнение нескольких программ.Целью изобретения является расширение функциональных возможностсй за счет организации параллельного выполнения ряда программ.Поставленная цель достигается тем, что в устройство, содержащее регистр микрокоманд, блок памяти, регистр адреса микрокомацц, модификатор адреса, первый блок элемен-тов И и регистр команц, вход которого является входом начального адреса устройства, а выход регистра ко 3 90581манд соединен с первым информационным входом модификатора адреса,инФормационный выход которого черезрегистр адреса микрокоманд соединенс адресным входом блока памяти, первый 5информационный выход которого соединен со вторым информационным входом модификатора адреса, первыйуправляющий вход которого соединенс выходом первого блока элементов И,первый вход которого является входом признаков перехода устройства,а второй информационный выход блока,памяти соединен с информационнымвходом регистра микрокоманд, введены блоки обработки подпрограмм,второй блок элементов И, триггер управления, регистр номера блока обработкиподпрограмм и дешифраторы, входпервого дешифратора соединен с первым информационным выходом регистрамикрокоманд, второй информационныйвыход которого соединен с информационным входом второго дешифратораи с информационными входами блоковобработки подпрограмм, управляющиевходы которых соединены с соответствующими выходами второго дешифратора, управляющий вход которого соединен с соответствующим выходом30первого дешифратора, выходы оторог оявляются выходами микрооперацийустройства, третий информационныйвыход регистра микрокоманд соединенсо вторым входом первого блока элементов И, с единичным входом триггера управления, и с информационнымвходом регистра номера блока обработки подпрограмм, информационный выходкоторого соединен с первым входомвторого блока элементов И, выход ко- фторого соединен с нулевым входомтриггера управления, нулевой выходкоторого соединен со вторым управляющим входом модификатора адреса,входы признаков управления устройстваф 5подключены ко входам условий блоковобработки подпрограмм, первые управляющие выходы которых подключены ковторому входу второго блока элементов И, а вторые управляющие выходы 50блоков обработки подпрограмм являются выходами команд управления устройства.1(роме того, блок обработки подпрограмм состоит из модификатора 55адреса, блока памяти, регистра микрокоманд и блока элементов И,первыйвход которого соединен со входом 8 4условий блока обработки подпрограмм,выход блока элементов И соединен спервым управляющим входом модификатора адреса, второй управляющий входи первый информационный вход которого соединены соответственно с управляющим и информационным входами блокаобработки подпрограмм, информационныйвыход и второй информационный входмодификатора адреса соединены соответственно с адресным входом и первыминформационным выходом блока памяти,второй и третий информационные выходы которого соединены соответственно со входом регистра микрокоманди первым управляющим выходом блокаобработки подпрограмм, первый и второй разрядные выходы регистра микрокоманд соединены соответственно совторым входом блока элементов И исо вторым управляющим выходом блокаобработки подпрограмм,На фиг. 1 приведена Функциональная схема микропрограммного устройства управления; на фиг. 2 - функциональная схема блока обработки подпрограмм,Устройство содержит блоки 1 обработки подпрограмм, регистр 2 команд, модификатор 3 адреса, регистр4 адреса микрокоманд, блок 5 памяти,регистр б микрокоманд с зонами 7начального адреса подпрограммы,микроопераций 8 и условного перехода9, первый блок 10 элементов И,триггер 1 управления, первый дешифратор 12, регистр 13 номера блока обработки подпрограмм, второй дешифратор 14, второй блок 15 элементов И,вход 16 начального адреса, вход 17признаков перехода, выходы 18 команд управления, входы 19 признаковуправления, выходы 20 микроопераций,модификатор адреса 21, блок 22 памяти, регистр 23 микрокоманд, блок 24элементов И,Блокобработки подпрограммы содержит модификатор адреса 21, блок22 памяти, регистратор 23 микрокоманд, блок 24 элементов И,Сигналом управления по входу16 задается начальньш адрес программы устройства, который через регистр 2 передается на модификатор 3,который вырабатывает начальный адрес и через регистр 4 выдает его наблок 5, По заданному адресу из блока 5 на регистр 6 считывается микрокоманда, Зона 7 определяет начальные90581 15 5адреса подпрограмм в блоках 1, атакже определяет номер блока 1,который необходимо запустить, номерпоступает на дешифратор 12,сигналомупр .вления для которого служит одийиз микроопераций выходов 20, поступающая от дешифратора 12 и определяемая разрядами зоны 8 регистра 6.Выходы дешифратора 12 являются стробами запуска блоков 1, Зона 9 ре Огистра 6 определяет в блоке 10 номерпризнака перехода, по .которому необходимо произвести условный переходна другую программу. Если соответствующий признак перехода выполняется, то с блока 1 О выдается сигнална модификатор Э, в котором происходит изменение адреса, если жепризнак не выполняется, то следующийадрес определяется адресной частьюразрядов блока 5, поступающей навторой вход модификатора 3.Зона 9 при необходимости можетпереводить микропрограммное устройство управления в режим ожидания,приэтом в регистре 13 задается номерблока 1, на триггер 11 посылаетсясигнал "Стон", который блокируетмодификатор 3, Блок 15 пропускаетвыбранный сигнал "Готов" от блока 1,соответствующий номеру в регистре 13,и устанавливает триггер 11 в состояние "0", производя разблокировкумодификатора 3.Устройство работает следующимобразом,35Па адресу, записанному в регистре 4, из блока 5 выбирается содержимое этого адреса, состоящее изадресной и операционной части. Адрес 40ная часть с выхода блока 5 поступаетна вход модификатора 3 и задает кодопределения следующего адреса программы. операционная же часть с выхода блока 5 поступает в регистр 6.45Зона 8 дешифрируется в дешифраторе12, и на его выходах 20 появляютсянеобходимые по программе микрооперации. Код из зоны 9 поступаетна блок 10, если по программе необходим условный переход (разветвление50программы), В этом случае на блок 10от зоны 9 поступает код номера признака перехода и разряд, указывающийна условный переход. Если признакуказанного номера удовлетворяетусловию перехода, то сигнал с выхода блока 10 поступает на модификатор, где происходит изменение 8 6адресной части, поступающей с блока. Таким образом производится разветвление программы. Если условие перехода не выполняется, то адрес определяется адресной частью разрядов блока 5 (следующий по программе) .Если одна из микроопераций с выхода дешифратора 12 указывает на запуск подпрограммы какого-либо блока 1, то в зонерегистра 6 указывается номер этого блока 1, поступающий на дешифратор 14, и начальный адрес необходимой подпрограммы данного блока 1, поступающий на его вход. Иикрооперация запуска от дешифратора 12 проходит через дешифратор 14 и запускает соответствующий блок . Затем запускается следующий блок 1 и т.д. по программе вычислений, записанной в блоке 5.Все блоки могут работать одновременно по собственным подпрограммам, выполняя каждый определенную задачу, Каждый блок 1 при запуске снимает свой сигнал Готов" со входа блока 15, а по окончании подпрограммы восстанавливает его. Каждый блок 1 имеет необходимые выходы признаков управления 19 для разветвления своих подпрограмм и выдает необходимые для конкретной задачи команды управления на выходы 18.Основная программа блока 5 может работать непрерывно и одновременно с блоками 1, осуществляя пересылку информации между узлами, подчиненными блоком 1, и другие операции, вырабатывая команды, не входящие в состав блоков 1, а также может работать в режиме ожидания готовности к работе или конца работы блоков 1, В этом случае разряды зоны 9 регистра 6 поступают на регистр 13,указывая номер блока, который необходимо опросить на готовность к работе. Один из разрядов зоны 9 при этом устанавливает триггер 11 в состояние "1" и основная программа блока 5 останавливается, Код номера блока 1 от регистра 13 поступает на блок 15, подключая шину "Готов" указанного блока 1 к триггеру 11. При появлении сигнала "Готов" триггер 11 устанавливается в состояние "0" и программа блока 5 вновь запускается.Таким образом, предлагаемое устройство розволяет организовать паформула изобретения 10 1. Гикропрограммное устройство управления, содержащее регистр микрок ома нд, блок памя ти, р егис тр адр еса микрокоманд, модификатор адреса, первый блок элементов И и регистр команд, вход которого является входом начального адреса устройства, а выход регистра кбманд соединен с первым информационным входом модификатора адреса, информационный выход которого через регистр адреса микрокоманд соединен с адресным входом блока памяти, первый информационный выход которого соединен со вторым информационным входом модификатора адреса, первый управляющий вход которого соединен с выходом первого блока элементов И,первый вход которого является входом признаков перехода устройства 1 а второй информационный выход блока памяти соединен с информационным входом регистра микрокоманд, о тл и ч а ю щ е е с я тем, что, с35 целью расширения функциональных возможностей за счет организации параллельного выполнения ряда программ, э него введены блоки обработки подпрограмм, второй блок элементов И, триггер управления, регистр номера блока обработки подпрограмм и дешифраторы, вход первого дешифратора соединен с первым информационным выходом регистра микрокоманд,второй45 информационный выход которого соединен с информационным входом второго дешифратора и с информационными входами блоков обработки подпрограмм, управляющие входы которых соединены с соответствующими выходами второго дешифратора, управляющий вход которого соединен с соответствующим выходом первого дешифратора, выходы которого являются выходами микроопераций устройства, третий информационный выход регистра микрокоманд 15 20 25 30 40 7 90581 раллельную работу различных управляемых узлов при вычислении нескольких Функций одновременно, т.е. позволяет расширить функциональныевоэможности известного устройства за счет органиэации параллельного программирования. 8 8соединен со вторым входом первогоблока элементов И, " единичным входом триггера управления и с информационным входом регистра номераблока обработки подпрограмм, информационный выход которого соединенс первым входом второго блока элементов И, выход которого соединенс нулевым входом триггера управления, нулевой выход которого соединен со вторым управляющим входоммодификатора адреса, входы признаков управления устройства подключе -ны ко входам условий блоков обработки подпрограмм, первые управляющиевыходы которых подключены ко второмувходу второго блока элементов И, авторые управляющие выходы блоков обработки подпрограмм являются выходами команд управления устройства,2, Устройство по и,1, о т л ич а ю щ е е с я тем, что блок обработки подпрограмм состоит из модификатора адреса, блока памятн,регистра микрокоманд и блока элементов И, первый вход которого соединен со входом условий блока обработки подпрограмм, выход блока элементов И соединен с первым управляющимвходом модификатора адреса, второйуправляющий вход и первый информационный вход которого соединены соответственно с управляющим и информационным входами блока обработкиподпрограмм, информационный выходи второй информационный вход моди -Фикатора адреса соединены соответственно с адресным входом и первыминформационным выходом блока памяти,второй и третий информационныевыходы которого соединены соответственно со входом регистра микрокоманд и первым управляющим выходомблока обработки подпрограмм, первыйи второй разрядные выходы регистрамикрокоманд соединены соответственносо вторым входом блока элеп,ентов Ии со вторым управляющим выходом блока обработки подпрограмм.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР1 291201, кл, С 06 Г 9/6, 1969,2. Авторское свидетельство СССРР 596947, кл. С 06 Г 9/6, 1976,3. "Электронная промышленность",1978, Р 6, с, 49-54 (прототип),905818 Тираж 731 Подписное ВЙП 1 ПИ Государств енног о комитета СССР по делам изобретений и открытий. 113035, Москва, Ж, Раушская наб., д. 4/5